集成电路反向设计实验.doc

集成电路反向设计实验 实验目的： 掌握集成电路解剖的原理和方法； 掌握集成电路反向分析的方法； 了解集成电路反向设计的基本步骤。 实验原理： 反向设计是通过对芯片内部电路的提取与分析、整理，实现对芯片技术原理、设计思路、工艺制造、结构机制等方面的深入洞悉，可用来验证设计框架或者分析信息流在技术上的问题，也可以助力新的芯片设计或者产品设计方案。 1．反向设计流程 反向设计的流程如下： (1)提取横向尺寸 ①打开封装，进行照相(把电路产品放大数百倍分块照相，提取集成电路的复合版图)； 打开外壳：用浓硫酸等方法打开塑料封装，露出管芯； 芯片拍照：用光学显微镜进行排照，得到管芯外观图； 去掉钝化层，拍照，得到金属连线图； 去掉金属层和绝缘介质层，拍照，得到下层金属或多晶硅版图； 若为多层布线，重复上一步骤，得到各层版图； 去掉所有外部各层，露出硅表面，染色区分p和n区，拍照。 ②拼图(把照片拼成整个产品的复合版图)； ③由产品的复合版图提取电路图、器件尺寸和设计规则； ④进行电路模拟，验证所提取的电路是否正确； ⑤如果模拟正确，可以着手画版图。 (2)提取纵向尺寸 用扫描电镜，扩展电阻仪等提取氧化层厚度、金属膜厚度、多晶硅厚度、结深、基区宽度等纵向尺寸和纵向杂质分布。 (3)测试产品的电学参数 电学参数包括阈值电压，又称开启电压（VT）、薄膜电阻，又称方块电阻（R□）、电流放大倍数（β）、特征频率（fT）等。 然后，在(2)和(3)的基础上确定工艺参数，制订工艺条件和工艺流程。 已出现与计算机联网的显微镜，无需照相可直接进行版图分析。从版图中提取出电路图，进行仿真及功能分析、结构修改后，又转入正向设计。详见下表。 自顶向下 由底向上 正向设计 行为设计 结构设计 逻辑设计 电路设计 版图设计 系统划分、分解 单元设计 功能块设计 子系统设计 系统总成 反向设计 版图解析 电路图提取 功能分析 结构修改 逻辑设计 电路设计 版图设计 版图解析 电路图提取 功能分析 单元设计 功能块设计 子系统设计 系统设计 2．反向设计软件 集成电路的分析再设计全流程应包括：芯片和图像的预处理、网表和版图数据提取以及验证和再设计三部分。Filmshop和CLF系统不仅把三部分有机的结合起来，而且能够完成数字电路、模拟电路、数模混合以及ROM区码点等各种类型芯片的分析和再设计，因此，它们提供的是完美的解决方案，它不但能够满足各种电路类型的设计要求，而且可以极大地提高了工程师的分析效率和质量。 网表提取标准流程 利用网表提取器ChipLogic Analyzer能够提取得到芯片的网表数据，并以标准格式（Verilog、SPICE和EDIF）输出。软件提供的线网自动提取算法和单元自动搜索算法可以很大程度地减少手工操作的工作量。同时，软件简化了引线孔、接触孔的放置操作，使得网表提取的效率大大提高。 ChipLogic Analyzer导出的是平面化的网表数据，如果要透彻了解其设计思想和设计方法，我们可以利用逻辑功能分析器ChipLogic Master将平面化网表整理成为层次化描述的网表数据。ChipLogic Master提供了方便易用的宏单元辅助定位和功能强大的自动电路图子图搜索功能，可辅助工程师快速、准确的分析平面化网表数据。同时，在功能分析过程中，用户还可定位并修正网表提取错误。 网表提取和功能分析的标准流程如下图所示： 版图提取标准流程 ChipLogic Family 提供的版图编辑器ChipLogic Layeditor支持数字电路和模拟电路的版图提取。利用ChipLogic Layeditor，用户能够参照芯片图像提取忠实于原芯片的版图数据。与ChipLogic Analyzer类似，本软件同样提供了线网自动提取算法和单元自动搜索算法来提高分析效率。 ChipLogic Layeditor可导出标准格式的版图文件（GDSII和CIF）；另外，该软件还支持单元内部编辑功能，从而能够生成层次化版图。利用ChipLogic Layeditor还可导出网表数据，软件根据版图层的连接关系可以输出对应的网表。该软件提供了联机的电学规则检查（ERC）用来检查连接错误。本软件还将在近期提供联机设计规则检查（DRC）功能和对不同工艺参数的版图修改支持。 版图提取高精度流程 为进一步提高版图数据的准确度，可以采用两组人员同时进行数据提取：其中一组人员利用ChipLogic Layeditor提取标准版图数据；另一组人员利用ChipLogic Analyzer提取网表数据，然后通过LVS校验来提高准确度。 由于在ChipLogic Analyzer进行的网表编辑实际