第4章 CPU及存储结构详解.ppt

PCE1用来存放流水线中处于E1节拍的指令包的32位地址，PCE1的格式如下图 (3) E1节拍程序计数器（ PCE1 ） ?第*/39页 第4章 CPU及存储结构 数字信号处理器原理A 西安邮电大学 通信与信息工程学院 2014年3月 目 录 第4章 CPU及存储结构 4.1 CPU结构 4.1.1 中央处理单元CPU 4.1.2 CPU数据总线与控制 4．2 存储器空间分配 习 题 第2章 硬件结构、指令和中断系统 【学习目标】 了解CPU的硬件内核构架 掌握CPU内部数据通路的结构特点 熟悉CPU的四个功能单元的功能 熟悉存储空间的分配 视频口框图 (复习1) 可独立配置为视频捕获口、显示口或TSI捕获口 支持多种采集/显示方案和视频标准 可以实现与一般视频AD/视频DA的无缝连接 EDMA直接搬运图像数据，无CPU开销 视频捕获模式 通过采样输入引脚的信号并保存到视频口FIFO 捕获的数据量达到编程的门限，会触发一个EDMA把数据从FIFO搬运到DSP的内存空间。 捕获窗口指定了每帧需要捕获的数据。 视频显示模式 VP口显示数据低于预设的门限，触发EDMA EDMA把数据从存储器搬运到视频缓存FIFO中 VP口把FIFO中的按照视频格式输出 (复习2) 视频端口概述 （引言） 视频接口（VP0～VP2） 4.1 CPU结构 CPU结构 1 C6000系列DSP最主要的特点是在体系结构上采用了 VelociTI 超长指令结构（VLIW，Very Long Instruction Word）。 VLIW体系结构DSP中，是由一个超长的机器指令来驱动内部的多个功能单元的。每个指令字包含多个字段（指令），字段之间相互独立，各自控制一个功能单元，因此可以单周期发射多条指令，实现很高的指令级并行效率。 引导方式3:主机加载 核心CPU TMS320DM642属于TMS320C64x系列DSP。 C6000 CPU内核主要包括： 1）程序取指单元； 2）指令分配单元； 3）指令译码单元； 4）A/B两组通用寄存器； 5）两个数据通路，每个通路有4个功能单元； 6）1组控制寄存器； 7）控制逻辑； 8）测试、仿真和中断控制逻辑。 TMS320C6x CPU内核的主要功能特性有： 1）先进的VLIW结构，包括2个乘法器和6个算 术逻辑单元(ALU)，可在一个时钟周期内，同时执行8条指令； 2）32bit固定长度的指令字长； 3）所有的指令条件执行； 4）支持8/16/32位数据存取； 5）支持40位的长整型数运算； 6）支持饱和指令和归一化指令； 7）支持多种位操作和域操作指令。 2个通用寄存器组（A和B），每组32个寄存器 8个功能单元(L1/L2/S1/S2/M1/M2/D1/D2) 2个数据读取通路（LD1/LD2） 2个数据存储通路(ST1/ST2) 2个寄存器交叉通路(1X/2X) 2个数据寻址通路（DA1/DA2） 控制寄存器 数据通路 2 在DM642数据通路中有2个通用寄存器组（A和B）。 每个寄存器组包括32个32位寄存器,这些通用寄存器可以当做数据、数据地址指针或条件寄存器使用。 DM642芯片支持8/16位打包数据、32/40/64位定点数据。 32位数据可放在任一通用寄存器内。 长于32位的数据，比如40位和64位定点数据局需放在一个寄存器对内，其中低32位数据放在偶数寄存器内，其余的8位或32位存于奇寄存器。 打包数据在1个单独的32位寄存器中存放4个8位数据或2个16位数据，或在一个64位寄存器对中存放4个16位数据。 CPU通用寄存器组(1) 3 一个寄存器对由一个偶寄存器及序号比它大1的奇寄存器组成，见表2-1。在汇编语言语法中，寄存器名字中加冒号表示寄存器对，奇寄存器在前面。 CPU通用寄存器组(2) 4 图2-3所示为寄存器存储40位长整形数据的规则。对长型数据进行读操作时，忽略奇寄存器中的高24位；进行写操作时，用0填充奇寄存器的高24位。 CPU通用寄存器组(3) 5 DM642数据通路中的8个功能单元可以被分为两组。 每组数据通路的4个功能单元的功能基本相同。 .M 单元主要完成乘法运算; .D 单元是惟一能产生地址的功能单元; .L 与.S 是主要的算术逻辑运算单元（ALU）。 数据通路的功能单元 6 DM642 的功能单元 核心CPU 核心CPU DM642 的功能单元 核心CPU DM642 的功能单元 核心CPU DM642 的功能单元 每个功能单元可以直接与所处的数据通路的寄存器组进行读和写。