存储器和存储系统.ppt

2.动态RAM动态RAM的存储单元(单管动态存储电路)Intel2164A每一片的容量为64K×1位，每个地址单元仅一位数据，用片Intel2164A就可以构成64K字节的存储器；地址线分为两部分：行地址线和列地址线。芯片的地址引线只需8条，内部设有地址锁存器，利用多路开关，由行地址线通信，将地址送到列地址锁存器。这8条地址线也用于刷新(刷新时地址计数，实现一行一行的刷新)。Intel2164A地址译码单译码结构n根地址线为一组，生成2n片选信号每个片选信号选择一个存储单元。双译码（复合译码）结构n根地址线为两组，X方向n1根，Y方向n2根（n1+n2=n)，分别生成2n1和2n2个片选信号。X和Y方向同时被选中的存储单元才被选中。双译码（复合译码）结构4.8086与存储器的连接CPU总线的带负载能力存储器的组织、地址分配与片选问题CPU的时序与存储器的存取速度之间的配合02CPU与存储器连接时应注意的问题012).存储器片选信号的产生方式和译码电路线选方式(线选法)01用某根高位地址直接作为片选信号线。线选择方式的优点是无需附加的译码电路，接线很简单。01但是每个存储器芯片占据若干个存储区域地址，也就是说芯片上的每个单元的地址号不是惟一的，而是有若干个地址，这是由于其它未用高位地址可以为任意值(即取0或取1)。01(1)片选信号的产生方式(1)片选信号的产生方式局部译码选择方式(部分译码法)又称部分译码方式，只用部分高位地址线进行译码，来提供存储器的片选信号。而另一些些高位地址不参加译码，在某些小型微机应用系统中，所需的存储器容量不大，所配置的存储区域只占CPU直接寻址区域的一部分，为了简化译码电路，可以来用局部译码产生片选信号。局部译码选择方式的可寻址区域比线选方式范围大，而且可以节省译码器，但是还存在地址重叠现象。全局译码选择方式(全译码法)指全部高位地址线都参加译码，采用这种译码选择方式时，存储器每一个芯片只对应一块存储区域，即每一个存储器芯片上的单元只有惟一的地址号。采用全译码选择存储时，地址号不会重叠，所以不会浪费存储空间，各芯片之间地址是连续的，可以方便的扩充存储器，特别是当作为片选的译码器输出端未用满时。当扩充存储器时，不必再另加译码电路，可以直接用这些剩余的译码输出作为片选信号，为扩充存储器带来方使。010302(1)片选信号的产生方式存储器的译码电路可以用小规模集成的门电路组合而成。01为解决软件的保密性和提高使用的灵活性，目前也采用ROM、PAL、PLA、GAL作为可编程译码器。03但当需要多个片选信号时，更多的是采用专用于译码的中规模集成电路，如74Lsl38三—八译码器，74LSl54四—十六译码器等。02010203(2)．存储地址译码电路74LS138采用Intel21141K×4位的芯片，构成一个4KBRAM系统Intel2114计算出所需的芯片数由于每一片为1024x4位，故对于系统来说4KBRAM需要八片Intel2114用指令举例*存储器和存储系统苗付友Dept.ofComputerSci.Tech.,USTC第五章2009.9*主要内容5.1存储器概念和分类RAM的种类ROM的种类5.2RAM结构存储体外围电路地址译码方式5.38086系统的存储器组织8086CPU的存储器接口8086CPU与存储器系统的连接5-1半导体存储器分类2009.9*1．RAM的种类(1)??双极型RAM(2)??MOS型RAM静态RAM动态RAM主要应用于速度要求较高的位片式微型机中。05集成度与MOS相比较低；功耗大，成本高。03存储速度高01以晶体管的触发器作为基本存储电路，故所用晶体管数目多。04对于射极耦合逻辑(ECL)电路，可达到10ns，对于肖特基(Schottky)TTL逻辑电路，可到达25ns。021)．双极型RAMSRAM(静态RAM)DRAM(动态RAM)2)．MOSRAM1由6管构成的触发器作为基本存储电路，集成度介于双极型和动态RAM之间。2无需刷新，故可省去刷新电路，功耗比双极型低，但比动态RAM高。3可以用电池做后备电源，因而不需刷新逻辑电路(RAM中一个最大的问题就是：一旦RAM掉电，其存储的信息便会丢失。这就要求当交流电源掉电时，能够自动切换到一个用电池供电的低压后备电源，以此来保持RAM中的信息)4较高的集成度。(1)SRAM(静态RAM)较高的集成度，比