DDR存贮器控制器-mpc83中文手册.pdf

第九章DDR存贮器把握器

9.1绪论

完全可编程的DDRSDRAM把握器支持大多数第一代EDEC标准的、可用的x8或xl6DDR

和DDR2存贮器，包括非缓存式和存放式DIMM,但不支持在同一个系统中混合使用不同的存贮器

类型或非缓存式和存放式DIMM,内置的错误检测和校正(ECC)保证牢靠的高频操作具有极低的

位过失率。动态电源治理和自动预充电模式简化了存贮器系统的设计。丰富的特有特性，包括ECC过

失注入，支持快速系统调试。

留意

本章中，“存贮体(bank)”指由一个片选指定的实际存贮体；“规律存贮体(logicalbank)”指

每个SDRAM芯片中四个或八个子存贮体中的一个。一个子存贮体由存贮器访问期间存贮体地址

(MBA)上的两位或三位指定。

图9-1是DDR存贮器把握霜及其相关接口的概要构造图。9.5节“功能描述”包括该把握器的

详图。

图9-1DDR存贮器把握器筒化构造图

9.2特性

DDR存贮器把握器包括这些与众不同的特性：

•支持DDR和DDR2SDRAM

•64/72位SDRAM数据总线。支持DDR和DDR2的32/40位SDRAM数据总线

•满足全部SDRAM定时参数的可编程设置

•支持以下SDRAM配置：

■四个物理存贮体片（选），每个存贮体独立寻址

■带有x8/xl6/x32数据端口的64M位到4G位设备无（直接x4支持）

■非缓存式和存放式DIMM

•芯片选择穿插支持

•支持数据屏蔽信号和子双字s（ub-double-word）写的读一修改一写。留意，仅在ECC启用时，

读一修改一写才是必要的。

•支持两位过失检测和一位过失恢复ECC8（位校验字校验64位数据）

•四表项输入恳求队列

•翻开页面治理每（个规律存贮体都有特地的表项）

♦自动DRAM初始化序列或软件把握的初始化序列

•自动DRAM数据初始化

•支持最多八个p（osted）更

•两倍SDRAM时钟的存贮器把握器时钟频率，支持睡眠电源治理

•支持过失注入

9.2.1操作模式

DDR存贮器把握器支持以模式：

•动态电源治理模式。DDR存贮器把握器在SDRAM没有挂起的数据事务时，通过使SDRAMCE

信号无效，可以削减功耗。

・自动预充电模式。去除DDR_SDRAM」NTERVAL[BSTOPRE]计.存贮器把握器在每次读或写事

务时，都发出自动预充电命令。通过置位CSn_CONFIG[AP_n_EN],每个独立片选的自动预充

电模式可以独立启用。

9.3外部信号说明

木节介绍DDR存贮器把握器的外部信号，说明当信号有效或无效时和当信号为输入或输出时的信

号的行为。

留意

信号名字上的横线指示该信号为低有效，例如/MCAS（列地址选通）。低有效信号在它们为低

时称为有效，为高时称为无效。不是低有效的信号，例如MDQ数（据总线），在它们为高时称为有

效，为低时称为无效。

9.3.1信号概述

存贮器把握器信号分为以下几组：

•存贮器接口信号

•时钟信号

•调试信号

表9-1显示了存贮器把握器外部信号是如何分组的。设备硬件标准有表示引脚号的引线图。它

还列出了全部的电气和机械标准。

表9-1DDR存贮器接口信号汇总表

名字