文档详情

基于FPGA的定时器计数器的设计与实现.doc

发布:2019-01-02约1.24万字共23页下载文档
文本预览下载声明
基于FPGA的定时器/计数器的设计与实现 摘 要 本课题旨在用EDA工具与硬件描述语言设计一个基于Altera公司的FPGA 16位计数器\定时器,可对连续和非连续脉冲进行计数,并且计数器在具有计数定时功能基础上,实现简单脉宽调制功能和捕获比较功能。本设计采用QuartusII编译开发工具使用VerilogHDL设计语言进行设计,并采用了由上而下的设计方法对计数器进行设计,体现了VerilogHDL在系统级设计上自上而下设计风格的优点。本设计中采用了三总线的设计方案,使设计更加简洁与规范。本设计所有模块与功能均在Quartus II 7.0_1.4G_Liwz版本下通过编译与仿真,实现了
显示全部
相似文档