微机系统与接口教学资料 第二章.ppt

第二章 8086微处理器的基本结构 第二节 8086微处理器内部结构 一、 8086CPU由执行部件EU和总线接口部件BIU组成 1)执行单元EU 数据寄存器 AX、BX、CX、DX 专用寄存器 SP、BP、SI、DI 标志寄存器 FLAG 算数逻辑部件 ALU EU控制逻辑单元 1.1 通用寄存器 数据寄存器 AX、BX、CX、DX 专用寄存器 SP、BP、 SI、 DI 1.2执行单元EU的组成:标志寄存器Flag 1)所有的逻辑/算术运算 2)计算16位的偏移地址送到BIU,以形成 20 位的物理地址，以便对 1 兆空间的存储器寻址。 3)影响标志位Flag 2）总线接口BIU 2.2 BIU的组成2: 地址加法器,段 2.3 BIU的组成3:指令指针寄存器 IP IP(Instruction Pointer): 为16位, 终始保持着EU要执行的下一条指令的偏移地址(其值自动增加),不能用指令直接修改, 但可以用间接方法修改(例如:中断, 返回, 转移, 调用等等). 2.4 BIU的组成:指令队列(缓冲器) (1) 指令队列缓冲器由6个8位（8086—6个，8088—4个）的FIFO寄存器构成, 其工作流程如下: BIU中的指令队列有2个或2个以上字节为空时，BIU自动启动总线周期，取指填充指令队列。直至队列满，进入空闲状态。 EU每执行完一条指令，从指令队列队首取指。系统初始化后，指令队列为空，EU等待BIU从内存取指，填充指令队列。 2.4 BIU的组成:指令队列(缓冲器) (2) EU取得指令，译码并执行指令。若指令需要取操作数或存操作结果，需访问存储器或I/O，EU向BIU发出访问总线请求。 当BIU接到EU的总线请求，若正忙（正在执行取指总线周期），则必须等待BIU执行完当前的总线周期，方能响应EU请求；若BIU空闲，则立即执行EU申请总线的请求。 EU执行转移、调用和返回指令时，若下一条指令不在指令队列中，则队列被自动清除，BIU根据本条指令执行情况重新取指和填充指令队列。 2.6 EU和BIU的操作关系:并行工作 2、8086的两种工作方式 3 最小方式下的引脚说明 3.1）地址/数据（或状态）信号 3.2）控制与系统信号 3.3 最小方式的系统组成 3.3 最大方式与最小方式的引脚差异 4. 最大方式的系统组成 4.1 最大方式的系统组成:总线控制器 8288 8086的中断响应信号及时序 8086的存储器组织 图- 8086 存储器组织 图- 奇偶寻址 字节访问 图- 偶地址字传送 图- 奇地址 字传送 8086的I/O组织 1）单独编址 微型机系统要为I/O芯片的每个端口分配一个地址，各个端口号不能重复，是单独编址的。 2）寻址范围 65535个8位的I/O端口，即寻址范围是0～64K。两个编号相邻的8位端口可以组合成一个16位端口。? 3）访问指令 执行IN, OUT指令，RD#信号或WR#信号与M/IO#信号同时为低电平。 最小方式下的总线读操作时序 总结 在总线读周期中，8086于T1从分时复用的地址/数据线AD的地址/状态线上输出地址；T2时使AD线浮空，并输出RD# ，DEN# ；在T3和T4时，外界将欲读入的数据送至AD线上，在T4的前沿，将此数据读入CPU。 8086总线写时序(最小方式) (1) 8086总线写时序包括8086 CPU对存储器或I/O接口写入数据的写操作时序。和读操作一样，基本写操作周期也包含4个状态：T1、T2、T3和T4。当存储器芯片或外设速度较慢时，在T3和T4之间插入一个成多个Tw。 8086总线写时序(最小方式) (2)在总线写操作周期中，8086于T1将地址信号送至地址／数据复用总线 AD上，并于T2 开始直到T4，将数据信号输出到 AD线上，等到存储器单元或 I／O接口芯片上的输入数据缓冲器被打开，便将AD线上输出的数据写入到存储器单元或I/O端口。存储器或I/O端口的输入数据缓冲器是利用在T2状态由CPU发出的写控制信号WR#打开的。 8086总线写时序(最小方式) 总线的写周期和读周期比较 (1) 写周期下AD线上固输出的地址和输出的数据为同方向，因此，T2时不再需要像读周期时要维持一个状态的浮空以作缓冲； (2) 对存储器或I/O接口芯片发的控制信号WR#而不是RD # (但它们出现的时间类似） (3) 在DTN/R#引脚上发出的是高电平的数据发送控制信号DT，而不是DR# ；DT被送到 8286收／发器控制其为数据输出方向。 RQ/GT0 RQ/GT1 T