组合逻辑电路中竞争冒险.pdf

4.3组合逻辑电路中的竞争

4.3.1产生的竞争的

不考虑门的延时时间,当A=0、B=1或A=1、B=0时

LA+B1LAB0

考虑门的延时时间,当A=0、B=1转化为A=1、B=0

C

C

AC

BC

L

竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，

而变化的时间有差异的现象。

:两个输入端的信号取值的变化方向相反，或在一定条件下

门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，

由竞争而可能产生输出干扰脉冲的现象。

检查竞争的方法

1.如果组合逻辑电路的输出端的逻辑函数在一定条件下能

简化成：

YA+A或YA•A

则可判定可能存在竞争。

例1：如果一个逻辑电路的逻辑表达式为：LAB+AC

有弊端：计算机只能采用

当B=C=1时，LA+,由此可判定此电路可能存在竞争.

标准化的典型参数，有时

还要做一些近似，所以得

例2:如果一个逻辑电路的逻辑表达式为：L（A+B）（A+C）

到的结果有时和实际情况

当B=C=0时，LA•,由此也可判定此电路可能存在竞争.

会有出入。只有用实验检

2.计算机辅助分析验的结果才是最果。

3.用实验检验：在输入端加入所有可能的状态变化的信号，观

察输出波形。

4.3.2消去竞争的方法

1.发现并消除互补相乘项

L(A+B)(A+C)

A

BLB=C=0时

1

FAA

C

可能出现竞争。

为消掉AA，变换逻辑函数式为

FAC+AB+BC

2.增加乘积项,避免互补项相加

LAC+BC当A=B=1时

AACLC+C

≥1L

C1L