文档详情

VHDL硬件描述语言简介67909.ppt

发布:2017-08-12约2.28万字共175页下载文档
文本预览下载声明
第五章 硬件描述语言VHDL简介 (一)VHDL语言程序的基本结构 VHDL 库 (LIBRARY) ? (二)VHDL语言中的数据 (三)VHDL语言中的表达式 (四)顺序描述语句 (四)并行描述语句 映射方式 参数映射关系和端口映射关系有两种:位置映射和名称映射。 1.位置映射方法 PORT MAP (a(0) , b(0), x(0) ); PORT ( a , b: IN STD_LOGIC ; c: OUT STD_LOGIC ); --元件说明语句 ? (五)时钟信号的VHDL描述方法 (七)子程序 1、VHDL的文本方式设计 (八)ISPLEVER 软件的使用方法 2、VHDL的原理图方式设计 (八)ISPLEVER 软件的使用方法 点击Source —New 选VHDL Module 填入文件名、实体名(两者要一致)和 结构体名 点OK 输入程序 保存 退出 VHDL组件示例 2输入与门X=AB的VHDL程序 ENTITY and_gate IS PORT(A,B:IN BIT;X:OUT BIT); END ENTITY and_gate; ARCHITECTURE andfunction OF and_gate IS BEGIN X=A AND B; END ARCHITECTURE andfunction; ENTITY OR_gate IS PORT(A,B:IN BIT;X:OUT BIT); END ENTITY OR_gate; ARCHITECTURE ORfunction OF OR_gate IS BEGIN X=A OR B; END ARCHITECTURE ORfunction; 2输入或门X=A+B的VHDL程序: 采用VHDL组件的程序如下 ENTITY and_or_gate IS PORT(IN1,IN2,IN3,IN4:IN bit; OUT3:OUT bit); END ENTITY and_or_gate; ARCHITECTURE Logicoperation OF and_or_gate IS COMPONENT AND_gate IS PORT(A,B:IN bit;X:OUT bit); END COMPONENT AND_gate; COMPONENT OR_gate IS PORT(A,B:IN
显示全部
相似文档