第四讲VHDL的基本描述语句.ppt
文本预览下载声明
第四讲 VHDL的基本描述语句;VHDL语言的描述语句按语句执行的顺序分类，可以分为两类：
ⅰ）顺序（Sequential）描述语句，
ⅱ）并发（Concurrent）描述语句。;顺序描述语句;顺序描述语句的种类：
◆ WAIT 语句
◆ 顺序断言语句
◆ 顺序信号代入语句
◆ 顺序变量赋值语句
◆ IF 语句
◆ CASE 语句
◆ LOOP 语句
◆ NEXT 语句
◆ EXIT 语句
◆ 顺序过程调用语句
◆ NULL 语句;WAIT语句;WAIT ON 信号[,信号];
eg:
Process(a,b) process
begin begin
y= a and b; wait on a,b;
End process; y=a and b;
end process;
;WAIT UNTIL 布尔表达式；
WAIT UNTIL((x*10)100);;IF;IF;MUX4-1;
sel;Eg:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MUX4 IS
PORT (input: IN STD_LOGIC_VECTOR (3 DOWNTO 0);
sel: IN STD_LOGIC_VECTOR (1 DOWNTO 0);
y: OUT STD_LOGIC);
END MUX4;
ARCHITECTURE MUX4_ARCH OF MUX4 IS
BEGIN
PROCESS(sel,input)
BEGIN
IF(sel=“00”) THEN
y=input(0);
ELSIF(sel=“01”) THEN
y=inpit(1);
ELSIF(sel=“10”) then
y=input(2);
ELSE
y=input(3);
END IF;
END PROCESS;
END MUX4_ARCH ;
;CASE;CASE;CASE ;CASE;LOOP ;LOOP;LOOP;EXIT;VHDL 并行描述语句;元件例化语句;;PROCESS;并发信号代入语句;并发信号代入语句;条件信号代入语句与IF语句：
IF语句只能在进程（PROCESS）中使用，因为它是顺序语句，
而条件语句中的ELSE不可以省略，IF中的就可以省略，除此
之外重要的一点是条件信号代入语句不能嵌套。用条件信号
代入语句描述的电路与实际的逻辑电路工作情况类似，所以
需要有较多的硬件知识，掌握起来有些难度。
;;BLOCK;BLOCK;BLOCK
显示全部