大工18春《数字电路与系统》在线作业2.docx
文本预览下载声明
大工18春《数字电路与系统》在线作业2
1、C 2、D 3、B 4、D 5、A
一、单选题共6题，30分
1、全加器与半加器相比，根本区别在于？（ ）
A全加器考虑了加数
B全加器考虑了被加数
C全加器输入端考虑了来自低位的进位
D以上都不正确
正确答案是：C
2、下列哪项可以影响组合逻辑电路某一时刻的输出？（ ）
A电路的原有状态
B此时刻前的输入
C此时刻前的输出
D此时刻的输入
正确答案是：D
3、基本RS触发器有几个稳定状态？（ ）
A一个
B两个
C三个
D四个
正确答案是：B
4、把时钟JK触发器的两个输入端连接在一起可以构成一个时钟（ ）触发器。
ARS
BJK
CD
DT
正
显示全部