边沿触发的触发器.ppt

第四节边沿触发的触发器第四节边沿触发的触发器*第5-4节边沿触发的触发器边沿D触发器边沿JK触发器边沿触发方式的动作特点为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿触发的触发器电路。目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发D触发器构成的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式。010203一、电路结构和工作原理1.用两个电平触发D触发器组成的边沿触发器TG1TG2CDG1G2CTG3TG4CG3G4CCCCCCCCMOS边沿触发D触发器的特性表输入信号是以单端D给出的，所以这种触发器叫做D触发器。CLKDQQ*××0011×0101Q0011带异步置位、复位端的CMOS边沿触发D触发器异步复位端异步置位端RDSDTG1TG2CDG1G2CTG3TG4CG3G4CCCCCCC。74HC/HCT74中D触发器的逻辑图2.典型集成电路74HC/HCT74的功能表LHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入74HC/HCT74的逻辑符号和功能表具有直接置1、直接置0，正边沿触发的D功能触发器国标逻辑符号DDDD2.﹡维持阻塞触发器G5SRG3G4G6G1G2QSR维持阻塞结构边沿触发SR触发器置0阻塞线①③置1维持线置1阻塞线②④置0维持线G5DSRG3G4G6G1G2Q置0阻塞线①②③维持阻塞结构D触发器置1维持线置0维持线置1阻塞线1DCLKD带异步置位、复位端和多输入端的维持阻塞D触发器G5SRG3G4G6G1G2电路结构SR1DC1SR1DC1逻辑图形符号典型集成电路-----74LS74[例5.4.1]在维持阻塞结构边沿触发D触发器电路中，若D端和CLK的电压波形如图所示，试画出Q端的电压波形。假定触发器的初始状态为Q=0。CLKDQQOOOOtttt3.﹡利用门电路传输延迟时间的边沿触发器MNG2G3G5G6G1G4G7G8SR锁存器输入控制门输入控制门G7、G8的传输延迟时间大于SR锁存器的翻转时间。1触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）到达时输入的逻辑状态，2而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。3这一特点有效地提高了触发器的抗干扰能力，因而也提高了工作可靠性。二、边沿触发方式的动作特点负边沿触发JK触发器负边沿触发器输出状态是根据CP下降沿到达瞬间输入信号的状态来决定的。而在CP变化前后，输入信号状态变化对触发器状态都不产生影响。1、电路结构负边沿触发的JK触发器的真值表CPJK功能说明00000101保持01010100置010100111置111110110翻转当J=K=0时，；J与K相反时，状态随J；J=K=1时，。即0、0不变；0、1出0；1、0出1；1、1翻转。设第四节边沿触发的触发器第四节边沿触发的触发器*