第7-1章双稳态触发器2010电子技术.ppt

时序图 CP Q 下降沿翻转！ （2）T触发器 T触发器与T′触发器无本质区别，只是加入了控制端T。 R2 S2 C F从 R1 S1 C F主 CP T T=0时CP不起作用，触发器保持原状态，T=1时与T′相同。 相“与” 相“与” RD SD C Q T 逻辑符号 功能表 保持 计数 时序图 CP Q T 五、JK触发器 R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能最完善，有两个控制端J、K。 T 把上述T触发器中的T端分为J、K两个输入端 JK触发器的功能 =0 =0 被封锁 保持原态 J=K=0时： R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能 =1 =1 相当于T触 发器T=1。 功能？ J=K=1时： R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能 =0 =1 1、 Qn=0 0 1 Qn+1=1 1 J=1，K=0时： R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能 =0 =1 2、 Qn=1 1 0 0 0 F主被封锁 保持原态 Qn+1 =1 R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能 =1 =0 Qn+1=0 类似于J=1，K=0时的分析： J=0，K=1时： R2 S2 C F从 R1 S1 C F主 CP K J 功能表 逻辑符号 RD SD C Q K J 最完善？ 保持、置0、置1、计数 4种有用的功能全有，无“不确定”状态 时序图 CP K J Q J?Q 保持 计数 1. JK触发器转换成D触发器 C Q K J D CP 六、 触发器逻辑功能的转换 2. JK触发器转换成T触发器 C Q K J T CP * 第7章 触发器和时序逻辑电路 § 7.1 双稳态触发器 § 7.2 寄存器 § 7.3 计数器的分析 § 7.6 脉冲波形的产生和整形 § 7.7 555集成定时器及其应用 § 7.4 计数器的设计 § 7.5 计数器应用举例 时序（逻辑）电路概述 一、时序电路特点：有记忆功能 二、时序电路分类 ： 触发器（双稳态、单稳态、无稳态） 寄存器 计数器等 触发器输出有两种稳定的（输出）状态：0、1； 其输出状态不只与现时的输入有关，还与原来的输出状态有关； 触发器是有记忆功能的基本逻辑部件。 按功能分类：R-S触发器、D触发器、JK触发器、T触发器、 T′触发器等。 § 7.1（双稳态）触发器 －时序电路的基本单元 一、基本R-S 触发器 反馈（为有记忆） 两个输出端 （取值相反） a b 两个输入端 a b 输入RD=0, SD=1时 若原状态： 1 1 0 0 1 0 1 0 输出仍保持： 工作原理分析： a b 输入RD=0, SD=1时 若原状态： 0 1 1 1 1 0 1 0 输出变为： 结论: 输入RD=0, SD=1时：无论原状态是 现在的状态都是： 还是 输入RD=1, SD=0时,采用类似分析方法可得出： 结论 输入RD=1, SD=0时：无论原状态如何都有 输入RD=1, SD=1时 若原状态： 1 0 1 1 1 0 0 1 输出保持原状态： a b 输入RD=1, SD=1时 若原状态： 0 1 1 0 输出保持原状态： 0 1 1 1 a b 结论: 输入RD=1, SD=1时：无论原状态是 都会保持原状态不变。 还是 具有了“记忆”功能！ 输入RD=0, SD=0时 0 0 1 1 输出全是1（违反了两个输出端取值相反的要求） 但当RD和SD由同时为0变为同时为1时，翻转较快的门输出先变为0，这个“0”阻止了另一个门由1向0的翻转。 a b 基本R-S触发器的功能表 R D S D Q 1 1 保持原状态 0 1 0 1 1 0 1 0 0 0 RD和SD同时变为1后Q 和 状态不确定 禁止！ 逻辑符号 RD SD Q 二、钟控（可控、同步）R-S触发器 c d a b CP 时钟信号 直接置0 或置1 注：CP经常简写为C c d a b CP CP=0时 0 1 1 触发器保持原态 CP=1时 1 c d a b CP 钟控R-S触发器的功能表 简化的功能表 Qn+1 ---下一状态（CP来后） Qn ---原状态（CP来前） 逻辑符号 RD SD R S C Q 例：画出钟控R-S触发器的输出波形 。 CP R S Q Set Reset 使输出全为1 CP撤去后 状态不定 0 1 c d a b CP （D） S=D，R=D 为了避免出