基本门电路逻辑功能的测试数电实验报告.docx

实验一：TTL集成逻辑门的逻辑功能与参数测试

一、 实验目的

1、 掌握TTL集成与非门的逻辑功能和主要参数的测试方法

2、 掌握TTL器件的使用规则

3、 进一步熟悉数字电路实验装置的结构，基本功能和使用方法

二、 实验原理

本实验采用四输入双与非门4LS2Q即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端其逻辑框图、符号及引脚排列如囹一1(a)、(b)、(c)

(a) (c)

图2-174LS20逻辑框图、逻辑符号及引脚排列

1、 与非门的逻辑功能

与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平(即有“0”得“1”,全“1”得“0”。)

其逻辑表达式为Y=|||

2、 TTL与非门的主要参数

低电平输出电源电流Iccl和高电平输出电源电流Icch

与非门处于不同的工作状态，电源提供的电流是不同的。iccl是指所有输入端悬空，输出端空载时，电源提供器件的电流。I是指输出端空截，每个门各

有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常I

CCL

Al?,它们的大小标志着器件静态功耗的大小。器件的最大功耗为PccL=VccIcCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。1皿和IccH测试电路如图2—2(a)、(b)所示。

［注意］:TTL电路对电源电压要求较严，电源电压Vcc只允许在+5V±10%的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。

(a) (b) (c) (d)

图2—2TTL与非门静态参数测试电路图

低电平输入电流I和高电平输入电流I。1是指被测输入端接地，其余

iL iHiL

输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望IiL小些。

I诅是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望IiH小些。由于IiH较小，难以测量，一般免于测试。

I让与』勺测试电路如图2—2(c)、(d)所示。

扇出系数N

O

扇出系数N。是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数Nol和高电平扇出系数Noh。通常小IiL，则nohn°l，故常以nol作为门的扇出系数。

Nol的测试电路如图2—3所示，门的输入端全部悬空，输出端接灌电流负载R，调节R使I增大，V随之增高，当V达到V(手册中规定低电平规范值L LOL OL OL OLm

0.4V)时的、就是允许灌入的最大负载电流，则

NTI

N=n

OLI

iL

电压传输特性

称为门的电压传输特voh、输出低电平vol、、vnh

称为门的电压传输特

voh、输出低电平vol、

、vnh等值。测试电路

Off ON T NL

WiO图2-3扇出系数试测电路图2-4传输特性测试电路如图2-4

W

iO

图2-3扇出系数试测电路

图2-4传输特性测试电路

平均传输延迟时间t

它是指输出波形边沿的0.5七至输入波形pd

它是指输出波形边沿的0.5七至输入波形

tpd是衡量门电路开关速度的参数

对应边沿0.5七点的时间间隔，如图2-5所示。

ViVOtpdEltpdL(a)传输延迟特性

Vi

VO

tpdEl

tpdL

(a)传输延迟特性

图2-5

tpdH为截止延迟时间，平均传输延迟时图2-5(a)中的t

tpdH为截止延迟时间，平均传输延迟时

， 1 ，、

tpd=2(tpdL+1pdH)

间为

tpd的测试电路如图2-5(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为

T

tpdT

TTL电路的tpd一般在ions?40ns之间。

74LS20主要电参数规范如表2-1所示

表2-1

参数名称和符号

规范值

单位

测试条件

直

流

参