基于FPGA的Turbo码译码器的设计.PDF

第 8 卷 第 2 期 信 息 与 电 子 工 程 Vo1．8，No．2 2010 年 4 月 INFORMATION AND ELECTRONIC ENGINEERING Apr．，2010 文章编号： 1672-2892(2010)02-0201-06 基于 FPGA 的 Turbo 码译码器的设计 李 霞，王正彦 (青岛大学 自动化工程学院，山东 青岛 266071) 摘 要 ：介绍了一种基于现场可编程门阵列(FPGA) 的 Turbo 码译码器的完整的设计方案和设计 结果，采用 Max-Log-MAP 译码算法，用 Verilog 语言编程，提出了正序运算和逆序运算同时进行， 以及采用数组型存储器存储中间运算结果的方案，使译码速度得到提高。文中给出了 Turbo 码译码 原理、Max-Log-MAP 算法分析、基于 FPGA 的设计方案及实现框图、算法时序图及速度分析、仿真 波形图及性能分析，结果表明，该方案正确可行，译码/纠错正确无误，且译码速度快。 关键词 ：Turbo 码 ；现场可编程门阵列 ；Max-Log-MAP 算法 ；Verilog 语言 中图分类号 ：TN911.72 文献标识码 ：A Design of the Turbo decoder with FPGA LI Xia，WANG Zheng-yan (Department of Automation Engineering，Qingdao University，Qingdao Shandong 266071，China) Abstract： The design proposal and result of a FPGA -based Turbo decoder is introduced. Using the Max-Log-MAP decoding algorithm and the Verilog language for programming, the positive sequence operation and the reverse order operation can be simultaneously carried, and the intermediate results can be stored in array-based memory，which has enabled the decoding speed to be improved. The Turbo decoding theory, the Max-Log-MAP algorithmic analysis, the block diagram based on FPGA design and implementation, algorithm timing diagram and velocity analysis, are also presented. Results indicates that the program is correct and feasible, decoding/error correction is unmistakable, and t