基于FPGA的10M100M以太网控制器的设计的任务书.docx

基于FPGA的10M100M以太网控制器的设计的任务书

任务名称：基于FPGA的10M/100M以太网控制器设计

任务目的：通过本次任务，学习以太网控制器的工作原理和设计方法，掌握FPGA的硬件描述语言及开发流程，提高硬件设计能力和实践能力。

任务内容：设计一个支持10M/100M以太网协议的控制器，具备如下功能：

1.MAC帧格式解析：能够解析MAC帧头部的数据，包括源地址、目的地址和帧类型等信息。

2.接收与发送控制：能够实现MAC层接收和发送控制，支持多帧缓存、拥塞控制和错误检测、纠错等功能。

3.时钟与计时器控制：提供时钟和计时器控制，以保证数据传输的稳定性和流畅性。可以选择外部时钟或者内部时钟。

4.配置管理：能够管理系统配置，包括以太网地址配置、速率设置等。

5.支持半双工和全双工模式：支持10M半/全双工和100M半/全双工模式的切换。

任务要求：

1.硬件平台：采用FPGA芯片进行设计，具体型号根据实际情况选择。

2.硬件描述语言：采用VerilogHDL进行设计。

3.接口协议：选择符合IEEE802.3标准的以太网协议。

4.模块化设计：将不同的功能模块进行分离设计，并加入底层模块的自动化测试。

5.软件开发：采用C语言/Verilog等进行软件开发，通过SDK提供相应的接口。

6.系统测试：在完成硬件设计之后，进行完整的系统测试，确保设计的正确性和可靠性。

7.要求代码规范，注释清晰，方便后续维护和修改。

8.任务报告要求：对设计思路、实现方法和测试结果等进行详细的介绍，包括设计思路、功能模块分析、电路图、仿真波形，系统测试结果，并提供可靠性评估。