8位LED串行显示器设计.doc
8位LED串行显示器设计
一、设计目的
利用74LS164芯片扩展8位LED串行显示。学习和掌握单片机中常用接口电路的应用和设计技术，充分认识理论知识对应用技术的指导性作用，进一步加强理论知识与应用相结合的实践和锻炼。通过这次设计实践能够进一步加深对专业知识和理论知识学习的认识和理解，使自己的设计水平和对所学的知识的应用能力以及分析问题解决问题的能力得到全面提高。
二、设计要求
1、要求将片内30H-37H单元中数据，8个数码管，用扩展串行的显示端口显示出来。
2、要求做出实物。
三、硬件电路设计
3.1系统结构框图
单片机
单片机
74LS164
LED
STC89C52
移位寄存器
数码管
3.2STC89C52单片机介绍
89C52共有四个八位的并行双向口，即有32根输入输出口线。各口的每一位均
工
2
由锁存器、输出驱动器和输入缓冲器组成。
引脚功能：
VCC(40引脚):电源电压
VSS(20引脚):接地
PO端口(P0.0~P0.7,39~32引脚):P0口是一个漏极开路的8位双向I/O口。作为输出端口，每个引脚能驱动8个TTL负载，对端口P0写入“1”时，可以作为高阻抗输入。在访问外部程序和数据存储器时，P0口也可以提供低8位地址和8位数据的复用总线。此时，P0口内部上拉电阻有效。在FlashROM编程时，PO端口接收指令字节；而在校验程序时，则输出指令字节。验证时，要求外接上拉电阻。
P1端口(P1.0~P1.7,1~8引脚):P1口是一个带内部上拉电阻的8位双向I/O口。P1的输出缓冲器可驱动(吸收或者输出电流方式)4个TTL输入。对端口写入1时，通过内部的上拉电阻把端口拉到高电位，这是可用作输入口。P1口作输入口使用时，因为有内部上拉电阻，那些被外部拉低的引脚会输出一个电流。P1口特点是输出锁存器，输出时没有条件。输入缓冲，输入时有条件，即需要先将该口设为输入状态，先输出1。
此外，P1.0和P1.1还可以作为定时器/计数器2的外部技术输入(P1.0/T2)和定时器/计数器2的触发输入(P1.1/T2EX)
P3口为准双向口。可以字节访问，也可以位访问。
P3.0---RXD,串行输入口。
P3.1---TXD,串行输出口。
P3.2---INT0,外部中断0的请求。
P3.3---INT1,外部中断1的请求。
P3.4---T0,定时器/计数器0外部计数脉冲。
P3.5---T1,定时器/计数器，1外部计数脉冲。
P3.6---WR,外部数据存储器写选通。
P3.7---RD,外部数据存储器读选通。
RST(9引脚):复位输入。当输入连续两个机器周期以上高电平时为有效，用来完成单片机单片机的复位初始化操作。
ALE(30引脚):地址锁存控制信号(ALE)是访问外部程序存储器时，锁存低8位地址的输出脉冲。
XTAL1(19引脚):振荡器反相放大器和内部时钟发生电路的输入端。
XTAL2(18引脚):振荡器反相放大器的输入端。STC89C52引脚图如图3-1所示。
3
13938373635343332282726252423222131302345678101213141516
1
39
38
37
36
35
34
33
32
28
27
26
25
24
23
22
21
31
30
2
3
4
5
6
7
8
10
12
13
14
15
16
17
29
9
40
20
19
18
3.3显示电路
74LS164芯片各引脚定义，当清除端(CLEAR)为低电平时，输出端(Q0-Q7)均为低电平。串行数据输入端(A,B)可控制数据。当A、B任意一个为低电平，则禁止新数据输入，在时钟端(CLOCK)脉冲上升沿作用下Q0为低电平。
当A、B有一个为高电平，则另一个就允许输入数据，并在CLOCK上升沿作用下决定Q0的状态。
引脚功能：
CLOCK:时钟输入端
CLEAR:同步清除输入端(低电平有效)
A、B:串行数据输入端
Q0-Q7:输出端
74LS164芯片引脚图如图3-2所示。
P1.0/T2
P1.1/T2EXP1.2
P1.3P1.4P1.5P1.6P1.7
P3,0/RXDP3.1/TXDP3.2/TNT0P3.3/INTIP3,4/T0
P3.5/T1P3,6/WRP3.7/RD
PSENRST
VCC
GND
P0.0/AD0P0.1/