编码器译码器-数电.ppt

;编码器和译码器;实验目的;实验原理;;8个输入信号互斥。

当I1~I7输入为0时，输出就是I0的编码。

输入信号为高电平有效〔有效：表示有编码请求〕

输出代码编为原码〔对应自然二进制数〕;2.二—十进制编码器

将0~9十个十进制数转换为二进制代码的电路。

以下图为8421BCD编码器的真值表。;利用了输入互斥的约束;3.优先编码器

允许同时输入几个编码信号，而电路只对其中优先级别最高的信号进行编码。以下图为8-3优先编码器74LS148的逻辑图。;从功能表看出，输入输出的有效信号都是0。在输入中，下标越大，优先级越高。输出为反码输出。

控制输入端(选通输入端)=0时，编码器工作。=1时，输出均为1，不进行编码。为选通输出端。当控制输入端=0，但无有效信号输入时，=0。为扩展输出端。当=0，且有信号输入时，才为0，否则为1。;集成3位二进制优先编码器74LS148;集成3位二进制优先编码器74LS148的级联;译码器;1.二进制译码器

将输入二进制代码译成相应输出信号的电路。;3位二进制译码器;逻辑表达式;集成二进制译码器74LS138;真值表;功能扩展：2片74LS138组成4-16线译码器;4511真值表;实验内容

一、验证74LS148〔优先编码器〕的逻辑功能并记录真值表。

二、用两块74LS138〔3—8线译码器〕级联实现4—16线译码器，画出连线图并验证其逻辑功能〔记录真值表〕。;五、思考题：

设计一个5–32的二进制译码器

提示：用四片74LS138及一片74LS139〔2–4译码器〕组成一个树状结构的级联译码器。用74LS139的输入端做5–32译码器高二位输入端，74LS138的译码输入端做5–32译码器的低三位输入端。〔注：74LS139是低电平输出〕

;74LS138;数码管电源;编码器与译码器