触发器的逻辑功能及其描述方法.pptx

第四章触发器

§4-1概述

§4-3触发器的逻辑功能及其描述方法

§4-2触发器的电路结构与动作特点

4-1概述

一.触发器的必备特点

1.具有两个能自行保持的稳态(1态或0态)；

2.外加触发信号时，电路的输出状态可以翻转；

3.在触发信号消失后，能将获得的新态保存下来。

从电路结构不同分

从逻辑功能不同分

1).RS触发器

3).主从触发器

1).基本触发器

二.触发器的分类

2).同步触发器

4).边沿触发器

2).JK触发器

4).D触发器

3).T触发器

数字电路:分组合逻辑电路和时序逻辑电路两大类

组合逻辑电路的基本单元是基本门

时序逻辑电路的基本单元是触发器

§4-2触发器的电路结构与动作特点

4-2-1.基本RS触发器

一.电路结构与工作原理

Q端、Q端为两个互补的输出端；

1.电路结构（以与非门构成为例）

Q

Q

SD

RD

不允许SD=RD=0.

约束条件：

Q=1、Q=0，定义为1态；

SD端是置1端（置位端），

非号表示“0”触发有效，

RD端是清0端（复位端）,

RD、SD端是触发信号引入端。

脚标“D”表示直接触发，

Q=0、Q=1，定义为0态；

2、工作原理

0

0

0

0

0

1

1

1

1

1

不允许

置1

清0

保持

Q

Q

SD

RD

Q

Q

SD

RD

0

Q

Q

SD

RD

1

Q

Q

SD

RD

原态0

1

Q

Q

SD

RD

1

1

0

原态1

保持

3、特性表

SdRd

01

不允许

1*

1

置1

清0

0

Qn

保持

Qn+1

说明

00

10

11

1

1

0

1

1

0

（0触发有效）

P.187.表

4.逻辑符号

SD(SD)端叫做直接置位端；

因此：

二.动作特点

由于触发信号直接加在输出门的输入端，

RD(RD)端叫做直接复位端。

用D作脚标

S

R

Q

SD

RD

Q

与非门构成：

或非门组成：

1触发有效，

SD端是置1端，

RD端是清0端，

0触发有效，

SD端是置1端，

RD端是清0端，

所以在输入信号的全部时间里，

都能直接改变输出端Q和Q的状态。

S

R

Q

SD

RD

Q

4-2-2.同步RS触发器

G1、G2门构成基本RS触发器，

受CP控制的触发器称为时钟触发器。

或时钟脉冲，

时间控制信号也称同步信号，

Q

Q

SD

RD

CP

R

S

G1

G2

G3

G4

1.同步RS触发器的电路结构

一、电路结构与工作原理

在数字系统中，如果要求某些触发器在同一时刻动作，

就必须给这些触发器引入时间控制信号。

G3、G4门构成输入控制电路。

或时钟信号，

简称时钟，

用CP表示

2.工作原理

CP=0时，

CP=1，在S端触发时，Q=1

CP=1，在R端触发时，Q=0

0

1

1

1

1

1

1

1

0

0

0

0

0

0

CP=1时，

Q

Q

CP

R

S

G1

G2

G3

G4

Q

Q

CP

R

S

G1

G2

G3

G4

S端是置1端

R端是清零端0

G3、G4门封锁，

G3、G4门打开，

触发信号可加到基本触发器上。

触发信号不起作用。

1

（1触发有效）

11

1

*

1

不允许

0

1

1

1

00

01

10

1

0

Q

n

Q

n

XX

置1

清0

保持

保持

CPRSQn+1

说明

3.特性表(1触发有效)

5.逻辑符号

4.几点说明

1)图示同步RS触发器为1触发有效；

2)表中*表示:

3)输入端的约束条件为R•S=0。

1S

1R

Q

S

R

Q

C1

CP

续

在R、S端同时触发之后，

若R、S端的触发信号同时消失，则电路的次态无法确定.

R、S端同时触发，两个输出端同为1；

(P.190.表4.2.3)

12

S

R

Q

CP

三、输出电压波形举例

RD

二.动作特点

缺点：

异步置位端

异步复位端

R

1S

1R

Q

S

Q

C1

CP

RD

SD

触发器在CP控制下正常工作时应使SD、RD处于高电平。

干扰信号

跳变

在CP=1的全部时间里，

R、S端信号的变化，