Verilog程序设计与EDA(二版) 课件 第9章 EDA开发软件.pptx

9.1Xilinx公司的EDA开发软件

9.2Lattice公司的EDA开发软件

9.3Altera公司的EDA开发软件

9.4EDA开发软件和Modelsim的区别;用可编程逻辑器件(PLD)、复杂可编程逻辑器件(CPLD)、现场可编程门阵列(FPGA)器件设计与开发数字电路与系统时，器件厂商不同，所用的EDA开发软件也不同。根据市场分析公司统计，在可编程逻辑器件和现场可编程门阵列器件领域，Xilinx(赛灵思)公司、Altera公司、Lattice公司等占有主要市场份额。这些公司的EDA开发软件也成为目前市场的主流。本章将分别介绍Xilinx公司、Lattice公司、Altera公司EDA开发软件的基本使用方法，以便使读者能快速利用这些开发软件，学习、使用VerilogHDL设计与开发数字电路与系统。;9.1Xilinx公司的EDA开发软件;9.1.1XilinxISEDesignSuite13.x

XilinxISEDesignSuite13.x设计套件(简写为XilinxISE13)是Xilinx公司最新推出的开发工具，主要针对Spartan-6、Virtex-6和Virtex-7系列FPGA以及行业领先的容量高达200万个逻辑单元的Virtex-72000T器件的开发。该设计套件引入了加速验证、支持IP-XACT的即插即用IP以及全新的TeamDesignFlow、用于布局和布线等设计分析工具，可让多名工程师利用时序重复功能同时开展工作，从而缩短设计周期。

;9.1.2XilinxISE13应用举例

在XilinxISE13环境下，用VerilogHDL编写七段数码管译码器源文件，并下载到Nexys3开发板上的器件中，验证其功能是否正确。

设计要求：输入在A、B、C三个按钮开关的控制下，通过译码器的输出a1、b1、c1、d1、e1、f1、g1驱动七段数码管，以显示相应的数字。

步骤1根据设计要求，设计源文件如下：

;步骤2上机操作，在XilinxISE13环境下，进入ISEDESIGNTOOLS(如果弹出每日提示tipoftheday，则按OK)。

进入项目导航仪ProjectNavigator(如果已有项目文件，则选中后点击鼠标右键，选择Remove将该文件移走)选择File→NewProject，弹出新建工程窗口，如图9.1所示，填写工程名字(如decode)和工程存放位置(任选D盘或E盘)，此处填E盘。Top-levelsourcetype中填HDL，再按Next。注意，名字只能采用英文或拼音，不能填写含有中文的名字，否则会发生错误。;步骤3在弹出的新窗口(见图9.2)中，选择将要下载实验用的开发板Nexys3上对应的器件名及参数，然后按Next。

;图9.3项目相关概要窗口

步骤5回到项目导航仪ISEProjectNavigator窗口(见图9.4)，点击View后Implementatio前的圆点，使其处于实现状态(如果已有其它Source文件，可通过点击Project下拉菜单中的Remove将其移走)，点击Project下拉菜单中的NewSource，可弹出图9.5所示的新对话框。在Filename栏中输入模块名，如top，选择VerilogModule后按Next，弹出图9.6所示的窗口，按Next，直接跳过该界面，弹出图9.7所示的概要窗口。按Finish，进入下一步。;步骤6输入步骤1中设计好的源文件后，按窗口左上角盘符图形存盘。;步骤8查看综合后的结果。点击图9.9中对勾前带四方框的“+”展开，得到图9.10。选择图中的选项并用鼠标双击，弹出图9.11所示的窗口，用于设置RTL/Tech游览器启动模式。按OK，即可弹出图9.12所示的元件框图。在元件框中双击，即可看到框图内部电路，如图9.13所示。;步骤9对该设计进行行为(功能)仿真。

在ISEProjectNavigator窗口中，将鼠标移到top(top.v)处右键单击，在弹出的菜单中选择NewSource，选中左上方Design下第三项Simulatio前的圆点，使其处于仿真状态，如图9.14所示，此时弹出图9.15所示的窗口，选择VerilogTestFixture，并在Filename中输入测试文件名，如test，然后按Next，可弹出图9.16所示的相关源文件窗口。再按Next，可弹出图9.17所示的概要窗口。按Finish，进入下一步。;步骤10在图9.18中，点击测试文件test(test.v)前的“+”就可看到uut-top(top.v)文件(见图9