MSP430寄存器详细分类.doc
时钟模块
DCOCTLDCO控制存放器
7
6
5
4
3
2
1
0
DCO.2
DCO.1
DCO.0
MOD.4
MOD.3
MOD.2
MOD.1
MOD.0
DCO.0-DCO.4 定义8种频率之一，可以分段调节DCOCLK频率，相邻两种频率相差10%。而频率由注入直流发生器的电流定义。
MOD.0-MOD.4定义在32个DCO周期中插入的Fdco+1周期个数，而在下的DCO周期中为Fdco周期，控制改换DCO和DCO+1选择的两种频率。如果DCO常数为7，表示已经选择最高频率，此时不能利用MOD.0-MOD.4进行频率调整。
BCSCTL1根本时钟系统控制存放器1
7
6
5
4
3
2
1
0
XT2OFF
TXS
DIVA.1
DIVA.0
XT5V
Rsel.2
Resl.1
Resl.0
XT2OFF控制XT2振荡器的开启与关闭。
TX2OFF=0，XT2振荡器开启。
TX2OFF=1，TX2振荡器关闭〔默认为TX2关闭〕
XTS 控制LFXT1工作模式，选择需结合实际晶体振荡器连接情况。
XTS=0，LFXT1工作在低频模式〔默认〕。
XTS=1，LFXT1工作在高频模式〔必须连接有高频相应的高频时钟源〕。
DIVA.0DIVA.1控制ACLK分频。
0 不分频〔默认〕
1 2分频
2 4分频
3 8分频
XT5V此位设置为0。
Resl1.0，Resl1.1，Resl1.2三位控制某个内部电阻以决定标称频率。
Resl=0，选择最低的标称频率。
……..Resl=7，选择最高的标称频率。
BCSCTL2根本时钟系统控制存放器2
7
6
5
4
3
2
1
0
SELM.1
SELM.0
DIVM.1
DIVM.0
SELS
DIVS.1
DIVS.0
DCOR
SELM.1SELM.0选择MCLK时钟源
0时钟源为DCOCLK〔默认〕
1时钟源为DCOCLK
2时钟源为LFXT1CLK〔对于MSP430F11/12X〕，时钟源为XT2CLK〔对
于MSP430F13/14/15/16X〕；
3时钟源为LFTXTICLK。
DIVM.1DIVM.0选择MCLK分频
01分频〔默认〕
12分频
24分频
38分频
SELS选择SMCLK时钟源
0时钟源为DCOCLK〔默认〕
1时钟源为LFXT1CLK〔对于MSP430F11/12X〕，时钟源为XT2CLK〔对
于MSP430F13/14/15/16X〕。
DIVS.1DIVS.0选择SMCLK分频。
01分频
12分频
24分频
48分频
DCOR 选择DCO电阻
0内部电阻
1外部电阻
PUC信号之后，DCOCLK被自动选择MCLK时钟信号，根据需要，MCLK的时钟源
可以另外设置为LFXT1或者XT2。设置顺序如下：
[1]复位OscOff
[2]去除OFIFG
[3]延时等待至少50us
[4]再次检查OFIFG，如果仍然置位，那么重复[3]、[4]步骤，直到OFIFG=0
为止。
IO端口
MSP430的端口
器件
P1
P2
P3
P4
P5
P6
S
COM
MSP430F11X
√
√
MSP430F12X
√
√
√
MSP430F13/14/15/16
√
√
√
√
√
√
MSP430F4XX
√
√
√
√
√
√
√
√
MSP430F20X
√
√
MSP430F21X
√
√
MSP430F22X
√
√
√
√
MSP430端口功能
端口
功能
P1、P2
I/O、中断功能、其他片内外设功能
P3、P4、P5、P6
I/O、其他片内外设功能
S、COM
I/O、驱动液晶
PxDIR方向存放器
7
6
5
4
3
2
1
0
P7DIR
P6DIR
P5DIR
P4DIR P3DIR
P2DIR
P1DIR P0DIR
0为输入模式
1为输出模式
在PUC后全都为复位，作为输入时，只能读；作为输出时，可读可定。
PxIN输入存放器
7
6
5
4
3
2
1
0
PxIN
PxIN
PxIN
PxIN PxIN
PxIN
PxIN PxIN
输入存放器是只读的，用户不能对它写入，只能读取其IO内容。此时引
脚方向必须为输入。
PxOUT输出存放器
7
6
5
4
3
2
1
0
P7OUT
P6OUT
P5OUT
P4OUT P3OUT
P2OUT
P1OUT P1OUT
这是IO端口的输出缓冲器，在读取时输出缓存的内容与脚