DSP原理与应用（第2版）（中篇，共上中下3篇）.pptx

第六章外部存储器接口(EMIF);6.1接口信号与控制寄存器;1.EMIF接口信号;2.EMIF接口地址;3.EMIF控制寄存器;GBLCTL寄存器;CExCTL寄存器;SDCTL寄存器;SDTIM寄存器;SDEXT寄存器;SRAM是StaticRandomAccessMemory的缩写，中文含义为静态随机访问存储器，它是一种类型的半导体存储器。“静态”是指只要不掉电，存储在SRAM中的数据就不会丢失。这一点与DRAM不同，DRAM需要进行周期性的刷新操作。同时，我们不应将SRAM与只读存储器(ROM)和FlashMemory相混淆，因为SRAM是一种易失性存储器，它只有在电源保持连续供应的情况下才能够保持数据。“随机访问”是指存储器的内容可以任意顺序访问，而不管前一次访问的是哪一个位置。?

DRAM是DynamicRAM的缩写，中文含义为动态随机存取存储器，需要不断的刷新，才能保存数据。而且是行列地址复用的，许多都有页模式。SDRAM：SynchronousDRAM，即数据的读写需要时钟来同步。DDR(DoubleDataRate)SDRAM:双倍速率同步动态随机存储器，一个时钟周期内传输两次数据。

一个是静态的，一个是动态的，静态的是用的双稳态触发器来保存信息，而动态的是用电子，要不时的刷新来保持。

DRAM容量大，速度快；SRAM容量小，速度慢;1.SDRAM的结构;2.SDRAM的控制;ACTV命令;READ读命令;WRT写命令;EMIF与SDRAM的接口时序由SDCTL、SDTIM和SDEXT寄存器控制，如何设置上述时间参数，需要用户去查看具体SDRAM芯片的器件手册;接口时序的设计;4.SDRAM读写示例;6.3异步接口设计;EMIF异步读时序;EMIF异步写时序;EMIF异步读时序;参数;FLASH的读时序;FLASH的读时序;FLASH的写时序;FLASH的写时序;FLASH的写时序;命令顺序;FLASH读写流程;FLASH操作等待流程;Flash读写示例程序;FLASH读写流程;CE1写时序EMIF=50MHz

CE1CTL=0;CE1写时序EMIF=50MHz

CE1CTL=0;第七章增强直接存储器访问(EDMA);第七章增强直接存储器访问(EDMA);从到

片外存储器片内数据存储器

片内数据存储器片内程序存储器

片外存储器

数据传输：

由CPU控制实现数据传输，效率低

由DMA直接访问存储器，效率高，不需CPU干预;EDMA的特点;EDMA控制器的结构;EDMA传输???的术语;EDMA传输方式;EDMA传输方式;同步事件;EDMA通道与同步事件的对应关系;EDMA的参数RAM;EDMA参数存储结构;选项参数寄存器;EDMA参数存储结构;EDMA的启动;多组EDMA传输参数的连接(linking);多个EDMA通道的链接(chaining);EDMA中断;EDMA中断;快速DMA(QDMA);QDMA的选项参数寄存器;源地址参数的更新;目的地址参数的更新;快速DMA(QDMA);第八章多通道缓冲串口(McBSP);第八章多通道缓冲串口(McBSP);8.1信号接口;8.1信号接口;McBSP术语;8.2控制寄存器;;;;8.3时钟和帧同步信号;1.采样率发生器;2.帧同步和时钟信号的有效逻辑/边沿

;3.帧同步信号;3.帧同步信号;4.数据延迟;8.4标准模式传输操作;数据的接收;数据的发送;帧信号的最高频率;忽略帧同步的传输;忽略帧同步的传输;多通道传输接口;多通道传输接口;多通道传输接口;多通道传输接口;8.7SPI接口;SPI接口时钟工作模式;CLKSTP=10，CLKXP=0;CLKSTP=10，CLKXP=1;CLKSTP=11，CLKXP=0;CLKSTP=11，CLKXP=1;CLKGDV=250，时钟周期=40ns×250=10us，(CPU/2)=25MHz;McBSP作为SPI主控端(Master);McBSP作为SPI从属端(Slave);McBSP作为通用I/O口;第九章多通道音频串行端口(McASP);第九章多通道音频串口(McASP);9.1McASP术语;位、字和单元的定义;单元内位序和字对齐方式;帧定义及帧同步宽度;9.2.1McASP的接口信号;