eyv_1229_一种用于14bit50MHz流水线模数转换器的CMOS采样开关.pdf

第 卷 第 期 半 导 体 学 报 ２８ ９ 犞狅犾．２８ 犖狅．９ 　 　 　 　 　 　 年 月 ， ２００７ ９ 犆犎犐犖犈犛犈犑犗犝犚犖犃犔犗犉犛犈犕犐犆犗犖犇犝犆犜犗犚犛 犛犲．２００７ 狆 一种用于１４犫犻狋５０犕犎狕流水线模数转换器 的犆犕犗犛采样开关  胡晓宇 周玉梅 　 （中国科学院微电子研究所，北京 １０００２９） 　 摘要：分析了影响 采样开关性能的非理想因素，针对 ／ 转换器对采样开关特性的要求，提 犆犕犗犛 １４犫犻狋５０犕犎狕犃 犇 出了一种新型的时钟馈通补偿结构 该结构通过增加 开关管能够有效消除时钟馈通对采样值的影响，打破 ． 犱狌犿犿狔 了开关设计中速度和精度之间的制约关系 基于 标准 数模混合工艺，采用 对电路进 ． 犛犕犐犆０２５犿 犆犕犗犛 犎狊犻犮犲 μ 狆 行了模拟 模拟结果显示，在输入信号为 正弦波，峰峰值为 ，采样时钟频率为 ，时钟上升／下降 ． ２３３犕犎狕 ２犞 ５０犕犎狕 时间为０１狀狊时，无杂散动态范围达到９２犱犅，信噪失真比达到８３犱犅；同时时钟馈通效应造成的保持误差由５５犿犞 降为 这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器 ９０犞． ． μ 关键词：栅压自举采样开关；非线性；时钟馈通补偿；保持误差；模数转换器 ： 犈犈犃犆犆 １２６５犎 中图分类号： ＋ 文献标识码： 文章编号： （ ） 犜犖７９２ 犃 ０２５３４１７７２００７０９１４８８０６ 　　　 　　　 的电阻，与其后的采样电容 犆犛 构成的一个低通滤 １ 引言 　 波器，电路的最大采样频率和采样精度就受到低通 ［］ 随着数字信号处理技术和犇犛犘处理器的发展， 滤波器的３犱犅带宽的