PCB叠层与阻抗制作工艺介绍.ppt

股票代码：002436 PCB叠层与阻抗制作工艺介绍 讲解：尤志敏 内容简介 概念及目的 阻抗的影响因素 叠层规则 阻抗计算 我司工程与生产控制 阻抗测试 未来发展趋势 概念及目的 阻抗 简单的说，在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。 特性阻抗 又称“特征阻抗”。在高频范围内，信号传输过程中，信号沿到达的地方，信号线和参考平面间由于电场的建立，会产生一个瞬间电流（I），而如果信号的输出电平为（V），在信号传输过程中，传输线就会等效成一个电阻，大小为（V/I），把这个等效的电阻称为传输线的特性阻抗Z0。特性阻抗受介电常数、介质厚度、线宽等因素影响。 概念介绍 随着信号传输速度的提高和高频电路的广泛应用，电子产品的高频、高速化，要求PCB提供的电路性能必须保证信号在传输过程中不发生反射，保持信号完整、不失真； PCB在电子产品中不仅起电流导通的作用,同时也起信号传送的作用; 阻抗匹配在高频设计中是很重要的，阻抗匹配与否关系到信号的质量优劣。而阻抗匹配的目的主要在于传输线上所有高频的微波信号皆能到达负载点，不会有信号反射回源点。 因此，在有高频信号传输的PCB板中，特性阻抗的控制是尤为重要的，且特性阻抗是解决信号完整性问题的核心所在； 控制特性阻抗的意义 概念及目的 阻抗的影响因素 从PCB制造的角度来讲，影响阻抗的关键因素主要有： 线宽（W1、W2） 线厚（T1） 介质厚度（H1、H2） 介质常数（Dk） 差分线间距（S1） Er相对电容率(原俗称Dk介质常数)，白容生对此有研究和专门诠释。 另外表面工艺电金(或镀金)工艺在外层线路蚀刻工艺上与其它表面工艺不同，线路补偿有所差导，前者阻抗计算结果会偏大3-5ohm，因此与订单更改表面工艺为镀金或镀金工艺与其他工艺切换时阻抗要重新计算。 阻抗线是否覆盖阻焊对阻抗值也有影响（单端阻抗影响约2-3ohm，差分阻抗影响约7-8ohm）。 如上图所示 Z0与线宽W成反比，线宽越大，Z0越小； Z0与铜厚成反比，铜厚越厚，Z0越小； Z0与介质厚度成正比，介质厚度越厚，Z0越大； Z0与介质介电常数的平方根成反比，介电常数越大，Z0越小。 Z0与差分线间距成正比，差分线间距越大，Z0越大； 各因素与阻抗的关系 阻抗的影响因素 阻抗的影响因素 各因素对阻抗的影响幅度 各参数控制偏差对阻抗控制精度的影响程度 阻抗的影响因素 叠层规则 板材与半固化片的选择 对于满足以下条件之一者需选用高TG板材：（如IT180A、FR408HR、370HR、S1000-2） 1）按照国军标验收标准 ； 2）无铅喷锡表面工艺； 3）内层或外层铜厚度≥3OZ ； 4）层数≥12层 ； 5）设计成品板厚度≥2.5mm ； 6）板内密集散热孔（各层均直接钻在铜皮上或花焊盘上，数量以≥3*3界定）孔径补偿后孔壁间距＜1.0mm 其余难度的可选择普通TG板材：如S1141、VT481 优先选用成本较低的PP 成本比较：106＞3313＞2116 ＞7628 ＞ 1080 叠层规则 二.叠层设计 优先选用较厚的芯板。芯板越厚尺寸稳定性越好，减少涨缩问题； 多层板对称层芯板厚度、类型选择尽量一致，对称层半固化片使用同样也要对称，减少因板材涨缩不一致带来的翘曲问题； 最终板厚是否可满足设计要求；叠层设计理论厚度为完成板厚-0.1mm； 板厚计算公式：理论厚度=芯板的基材厚度+半固化片理论厚度－内层基铜厚×（1－内层残铜率）+各层基铜厚 设计叠层时尽量少数量的使用PP，一般每两层之间半固化片≤3张； 为防止织纹显露缺陷，含胶量较高的半固化片叠放在外层； 半固化片型号的选择，应优先满足流胶问题，然后考虑其生产成本。含胶量比较：106＞1080＞3313＞2116＞7628。对于7628一般只能组合使用，1080和106一般不单张使用，只能和其他PP组合使用；半固化片选择依次为（2116-3313-1080-106,优先推荐2116，其次3313,再是组合PP,批量板次外层不推荐3313单张使用） 半固化片使用见附表： 叠层规则 二.叠层设计 高频材料PTFE和非PTFE类型： 因高频PP片含胶量低，结合力差容易分层，因此不可采用铜箔+PP+CORE+PP+铜箔的结构。 需采用CORE+PP+CORE的类型，另外关于单张高频PP片的使用还需谨慎考虑是否会存在填胶不足、微短和分层等问题和隐患，建议至少使用2张； 板材混压： 混压板是指不同型号材料压合在一起，常见的混压类型为高频材料材料与常规FR-4材料混压，起到节约高频材料成本的目的； 在设计混压时，应先遵循客户设计