单片机第五章概要.ppt

5.1 80C51单片机的中断系统 5.2 80C51中断处理过程 5.3 80C51的定时/计数器 5.1.1 80C51中断系统的结构 一、中断的概念 （1）中断:CPU正在执行事件A的过程中，发生了事件B请求CPU去 处理（中断发生）；CPU暂时中断当前工作，转去处 理事件B(中断响应和中断服务)；待CPU将事件B处理 完毕后，再回到原来事件A被中断的地方继续处理事 件A（中断返回），这一处理过程称为中断。 （2）中断源:引起CPU中断的根源，称为中断源。 （3）中断请求:中断源向CPU提出的处理请求，称为中断请求或 中断申请。 （4）中断系统: 实现中断过程的软、硬件系统。 中断的优点：●分时操作。●实时响应。●可靠性高。 二、80C51中断系统的结构（5个中断源、2个优先级） 中断优先级:当多个中断源同时申请中断时，为了使CPU能够按 照用户的规定先处理最紧急的，然后再处理其他事 件，中断系统设置有中断优先权排队电路，通过用 户的设置，排在前面的中断源称为高级中断，排在 后面的称为低级中断。 中断嵌套:当CPU响应某一中断源请求而进入中断处理时，若更 高级别的中断源发出申请，则CPU暂停现行的中断服 务程序，去响应优先级更高的中断，待更高级别的 中断处理完毕后，再返回低级中断服务程序，继续 原先的处理，这个过程称为中断嵌套。 5.1.2 80C51的中断源 一、中断源（5个） 89S51中断系统有5个中断源，2级中断优先级。结构框图 如图所示。 二、中断请求标志（TCON和SCON属于特殊功能寄存器） TCON、SCON的中断标志(可进行位寻址) 5.1.3 80C51中断的控制 一、中断允许控制(中断允许寄存器IE) 二、中断优先级控制 中断优先级控制寄存器IP ：80C51有两个中断优先级，每一 个中断源都可以由软件设置为高级中断或低级中断，由中断优 先级控制寄存器IP控制。某位设定为“1”时，此中断为高级中 断，清“0”时设置为低级中断。 表5.1 各中断源响应优先级及中断服务程序入口表 80C51中断的处理过程： 5.2.1 中断响应条件和时间 一、中断响应条件 CPU响应中断的条件是： 第一、中断源有中断请求； 第二、此中断源的中断允许位为1； 第三、CPU中断开放，即EA=1； 第四、无同级或更高优先级中断正在被服务； 第五、当前查询的机器周期不是所执行指令的最后一个机器 周期。 第六、若正在执行的指令为RET、RETI或访问IE、IP寄存器 指令，必须执行完该指令和紧接着的下一条指令后才 能响应中断。 二、中断响应时间 如果中断响应过程受阻，就要增加等待时间。若同级或高 级中断正在执行，所需要的附加等待时间取决于正在执行的中 断服务程序的长短，等待的时间不确定；若没有同级或高级中 断正在进行，所需要的附加等待时间在3～5个机器周期之间。 这是因为： 第一、如果查询周期不是正在执行的指令的最后的机器周 期，附加等待时间不会超过3个机器周期（因执行时间最长的指 令MUL和DIV也只有四个机器周期） 第二、如果查询周期恰逢RET、RETI或访问IE、IP指令，而 这类指令之后又跟着MUL或DIV指令，则由此引起的附加等待 时间不会超过5个机器周期（1个机器周期完成正在执行的指令 再加上MUL或DIV的4个机器周期） 5.2.2 中断响应过程