第4章互连线报告.ppt

作业： RC 链的 Elmore 延时 当导线由 N 个等长的导线段（ r ，c ) 组成时： 当 N 很大时： 4.4.4分布rc线 L代表导线的总长，r和c代表每单位长度的电阻和电容 电路符号： * 第四章 互连线 确定并量化互连参数 介绍互连线的电路模型 导线的SPICE细节模型 4.1引言 现代工艺中的互连线 第1层铝 第2层铝 第3层铝 第4层铝 移去绝缘体后的互联线的微缩照片 以铜为CMOS工艺的互连材料 铜的电阻率比铝低 Intel 0.25 微米工艺互连线 5 层金属 Ti/Al - Cu/Ti/TiN Polysilicon dielectric 0.35 微米高性能 微处理器中的互连线 5 层铝导线 氧化绝缘层 钨塞 器件 0.1 微米高性能 微处理器中的互连线 8 层铜导线 低 k 绝缘层 铜塞 器件 4.2简介 当代最先进的工艺可以提供许多铝或铜以及至少一层多晶，甚至通常用来实现漏区和源区的重参杂n+和p+扩散层也可以作为导线。 导线是一个复杂的几何形体，它能引起电容、电阻和电感等寄生参数效应。 1.增加传播延时，或者说相当于性能的下降 2.影响能耗和功率的分布 3.引起额外的噪声来源，从而影响电路的可靠性。 简化处理： 1.如果导线的电阻很大，（截面很小）电感可以忽略 2.当导线很短，截面积很大，或电阻率很低时，可以只考虑电容 3.当相邻导线间的间距很大，或者当导线只在一段很短的距离上靠近在一起的时候，导线间的电容可以忽略，并且所有的寄生电容可以模拟成寄生电容。 一个总线网络中的每条导线把一个（或多个）发送器连至一组接收器，每条导线由一系列具有不同长度和几何尺寸的导线段构成。 电路图 实际视图 假设所有的导线都在同一互连层上实现，并通过一层绝缘材料与硅衬底隔离及相互间隔离。 发送器 接收器 完整模型（电阻＋电容＋电感） 导线及模型 互连线将影响： （1）可靠性 （2）性能 （3）功耗 电容模型 （一）互连线电容 平板电容模型 绝缘 衬 W H t di 电场 电 L 互连 设一条矩形导线放在半导体衬底上，导线的宽度大于绝缘材料的厚度，可以假设电场线垂直于电容极板，则它的电容可以用平行板电容来模拟 相对介电常数 (Permittivity) 真空 气凝胶 聚酰亚胺（有机物） 二氧化硅 玻璃环氧树脂 氮化硅 氧化铝 硅 :真空介电常数 边缘电容：为了使导线电阻最小，尽可能保持导线的截面积尽可能的大，此时，导线侧面和衬底之间的电容不能再忽略 互连电容与W/H的关系 1.对于较大的W/H，总电容接近平板电容模型 2.当W/H小于1.5，边缘电容变为主要部分。 3.对于较小的线宽，边缘电容可以使总电容增加10倍以上 1.5 1 pF/cm 115 85 85 85 95 40 电容 Al5 Al4 Al3 Al2 Al1 多晶 导线层 线间电容（ 单位： aF μm ） （介质与导线厚度不变） 1.75 线间 平板 边缘 平板 线间电容及其影响 线间 接地 线间 接地 多晶导线由于厚度较小，线间电容小；Al5厚度大，线间电容大； 要求上层线间隔大 导线电容 (0.25 μm CMOS) 平面电容 边缘电容 上极板 下极板 前四层金属具有相同的厚度并采用同样的绝缘层， 第五层金属的厚度接近前者的两倍并布置在具有较高介电常数的绝缘层上。 导线布置在有源区有较高的电容 场氧 有源区 多晶 多晶 一般制造商会提供每层的面电容和周边电容。 实际设计时，可以查表或查图。 考虑性能时，电容的计算： 1。要用制造后的实际尺寸， 2。考虑延迟或动态功耗时， 一般用 最坏情况 （最大宽度W ，最薄介质） 3。考虑竞争情况时用最小宽度W 及最厚介质。 R= ρ L HW （二）互连线电阻 R1 R2 Sheet Resistance 薄层电阻，方块电阻 R L H W 对于给定工艺，H为常数 正比于长度L 反比于截面积A 薄层电阻，方块电阻， n或p阱扩散区 n+或p+扩散区 n+或p+硅化物扩散区 n+或p+多晶硅 硅化物多晶硅 铝 对于长导线，优先考虑铝。 多晶只用于局部互连 减少连线电阻 ?