基于PCI总线的FPGA的PCB设计..doc

基于PCI总线的FPGA的PCB设计 于超 林争辉 曲红 (同济大学超大规模集成电路研究所上海200092) 摘要：本文围绕着EMC和EMI介绍了基于PCI总线的FPGA设计中PCB应注意的问题，包括板层的布局、去耦电容的应用以及信号完整性分析。 关键词：EMC EMI PCB板层去耦电容 1 前言 在FPGA设计过程中，由于PCB板上电子元器件密度较大，走线较密，信号频率也越来越高，不可避免要出现EMC(电磁兼容)和EMI(电磁干扰)问题。基于PCI总线的FPGA在进行PCB设计时由于要满足PCI协议、集成电路芯片及其他元件的datasheet，其PCB设计要注意的问题更多。本文从几个方面介绍了基于PCI总线的FPGA的PCB设计中需注意的问题及解决方法。PCB是用Cadence公司的Allegro完成的。集成电路芯片用的是Xilinx公司的SpartanⅡ300e。 2 PCB板层的布局 2.1 层数的确定 板层数是根据板的电源和地的种类、信号线的密集程度、信号频率的高低、特殊布线要求(如本设计中PCI总线信号线的长度要符合协议)以及成本价格等方面来综合考虑[1]。为了满足EMC的严格指标，在本文所说设计中选择了四层板：地层、电源层、两层信号层。 2.2 板层的布局布线 为了满足EMC，防止EMI，在考虑板层布局布线时要考虑以下原则： (1)电源层与地层相邻 由于电源和地平面本身存在特性阻抗，而且电源平面阻抗要大于地平面，这样将电源平面和地平面相邻就可以形成耦合电容，再和PCB上的其他耦合电容一起降低电源平面的阻抗，还可获得较宽滤波。 (2)优先选择地平面作为参考平面，且地平面要相对完整。 虽然电源和地平面均可作为参考平面，但由于电源平面有较大的特性阻抗，与参考电平有较大电位差，所以要优选地作为参考平面。从屏蔽角度考虑，地平面也远远优于电源平面。对多层板而言，一般不允许信号线走地平面，即使可能因为走线密度太大而在电源平面的边缘走线。相对而言，电源平面就可以根据需要分割。在本设计中除了主要用到3．3V电压外还需要1．8V电压，在设计中就对电源层进行了分割。 (3)关键信号一般要相邻地平面。 在有多层信号层的设计中，某些关键信号，如高频信号、高速信号、时钟信号等要相邻地平面布线。这样信号线与地线间的距离仅为板层间距，实际电流总是在信号线正下方的地线流动，具有最小信号环路面积，从而减少电磁辐射，也就可以防止EMI。 对本设计中采用的四层板而言，其布局可供选择的方案如表1所示。 (4)电源、地线的处理 电源、地线在整个PCB设计中起着举足轻重的作用，即使布线完成得都很好，但如果电源、地线考虑不周到而引起干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电源、地线的布线要认真对待，把电源、地线所产生的噪音干扰降到最低限度，以保证产品的质量。有以下方法可供选择： ①．在电源、地线之间加上去耦电容； ②．尽量增大电源、地线宽度，最好是地线比电源线更宽，满足长度关系：地线电源线信号线，通常信号线宽为：0．2—0．3mm，最精细宽度可达0．05—0．07mm,电源线为1．2—2．5mm； ③．用大面积铜层作地线用，对单层印制板，把板上没用上的地方都与地相连接作为地线用，或是做成多层板，电源、地线各占用一层； (5)元器件布置。 首先应对PCB板上的元器件分组，同组的放在一起，以便在空间上保证各组的元器件不至于相互干扰。在FPGA设计中，分组时一般以FPGA芯片为“核心”。不相容的器件要分开布置，例如发热元件远离关键集成电路，磁性元件要屏蔽，敏感器件则应远离CPC时钟发生器等等。连接器及其引脚应根据元器件在板上的位置确定。所有连接器最好放在印制板的一侧，尽量避免从两侧引出电缆，以便减小共模电流辐射，如本设计中的PCI连接卡。高速器件(频率大于10MHz或上升时间小于2ns的器件)尽可能远离连接器等。 3 电容的应用前面已经提过，将电源平面和地平面相邻可形成耦合电容。但使用电源平面和地平面作为主要去耦电容仍要考虑层间电容的自谐振频率。如果电源层与地层的自谐振频率与PCB板上总的去耦电容的自谐振频率相等，则遇到该频率时就会发生剧烈的谐振，不再有宽频的去耦能力。如果时钟频率与该谐振频率相等，高频时将没有去耦能力。发生这种情况时，PCB板会变成辐射源且有可能达不到防止EMI的要求。所以在实际设计中，除了让电源和地平面尽可能相邻形成耦合电容外，还可以采用外加具有不同自谐振频率的去耦电容以改变PCB板层间的谐振频率[2]。 3．1去耦电容的作用 (1)抑制因负载变化而产生的噪声 在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从—个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声