JTAG基本原理简介资料.ppt

谢谢 JTAG基本原理简介 目录 JTAG概述 JTAG组成结构 JTAG扫描链工作原理 结语 参考文献 JTAG概述 JTAG是什么？ JTAG是Joint Test Action Group（联合测试行动组）的缩写，联合测试行动组是IEEE的一个下属组织 该组织研究标准测试访问接口和边界扫描结构（Standard Test Access Port and Boundary-Scan Architecture） JTAG概述 JTAG的前身是JETAG(Joint European Test Action Group欧洲联合测试行动小组) 。 1986年，一些欧洲以外公司加入，JETAG成员已不仅局限在欧洲，故该组织由JETAG更改为JTAG。 1990年，IEEE正式承认JTAG标准，命名为IEEE1149.1-1990。 现在，人们通常用JTAG来表示IEEE1149.1-1990规范，或者满足IEEE1149规范的接口或者测试方法。 目录 JTAG概述 JTAG组成结构 JTAG扫描链工作原理 结语 参考文献 JTAG组成结构 图一 边界扫描示意 JTAG组成结构 TAP（Test Access Port) TAP是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器（DR）和指令寄存器（IR）。 当芯片内部存在多条BSC时，需要有相应的机制来控制访问。 对整个TAP的控制是通过TAP Controller来完成的。 JTAG组成结构 JTAG信号 TMS：测试模式选择（Test Mode Select） 通过TMS信号控制JTAG状态机的状态。 TCK：JTAG的时钟信号 TDI：数据输入信号 TDO：数据输出信号 nTRST：JTAG复位信号，复位JTAG的状态机和内部的宏单元（Macrocell）。 JTAG组成结构 JTAG组成结构 TAP状态机 TAP状态机共有16种状态。 图中每个椭圆形代表一种状态。标有状态名称及标识代码。 箭头代表各状态所有可能的转换流程。 状态前的转换是在TCK的驱动下，由TMS控制。 JTAG组成结构 JTAG扫描链工作原理 指令寄存器访问流程 系统上电，TAP Controller进入Test-Logic Reset状态。 Run-Test/Idle-Select-DR-Scan-Select-IR-Scan-Capture-IR-Shift-IR-Exit1-IR -Update-IR，最后回到Run-Test/Idle状态。 在Capture-IR状态，特定的逻辑序列被加载到指令寄存器中；然后进入到Shift-IR状态。 JTAG扫描链工作原理 数据寄存器访问流程 当前可以访问的数据寄存器由指令寄存器中的当前指令决定。 以Run-Test/Idle为起点，依次进入Select-DR-Scan-Capture-DR-Shift-DR-Exit1-DR-Update-DR，最后回到Run-Test/Idle状态。 JTAG组成结构 TAP控制器内部有多个寄存器 JTAG控制指令寄存器 测试数据寄存器 旁路寄存器(BYPASS) 器件识别码(IDCODE)寄存器 扫描路径选择寄存器 JTAG组成结构 目录 JTAG概述 JTAG组成结构 JTAG扫描链工作原理 结语 参考文献 JTAG组成结构 JTAG标准定义了一个串行的移位寄存器 每一个被测试逻辑电路引出信号线同它的引脚之间配置一个扫描单元 每一个独立的单元称为BSR（Boundary-Scan Register）边界扫描寄存器 所有的BSR通过JTAG测试激活 JTAG扫描链工作原理 纵向 横向 横向 横向 纵向 每一个扫描单元的内部由两个D触发器和两个多路选择器组成 JTAG扫描链工作原理 横向直行 横向直行 如同扫描链不存在 在正常状态下即挂起，BSR对芯片是透明的，不影响芯片的正常运行。 JTAG扫描链工作原理 当芯片处于调试状态时，BSR将芯片与外围隔离。通过BSR可实现对芯片管脚的观察与控制。 对于输入管脚，可通过对BSR的操作，将信号（数据）加载至管脚。 对于输出管脚，可通过BSR将管脚上的输出信号“捕获”（Capture)。 JTAG扫描链工作原理 Pin Pin Pin Pin Pin Pin 横向 纵向 JTAG扫描链工作原理 BSR可以相互连接起来，在芯片周围形成一个边界扫描链。（Boundary-Scan Chain） 一般芯片会提供多条独立的BSC，用于实现完整的测试功能。 BSC可以串行的输入输出，再配合时钟及控制信号，可观察与控制调试状态下的芯片。 JTAG扫描链一共有四种操作：挂起、捕获、移位和更新。 JTA