单片机第二章 MCS-51系列单片机系统结构.ppt

一、P0口的结构 1、P0口作为普通I/O口 2、P0作为地址/数据总线 二、P2的内部结构 四、P3的内部结构 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 准双向口： 从图中可以看出，在读入端口数据时，由于输出驱动FET并接在引脚上，如果T2导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写“1”，使T2截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。 在系统扩展时，P0端口作为地址/数据总线使用时，分为： P0引脚输出地址/数据信息。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 P0引脚输出地址/数据 控制电平“1”，多路开关MUX与T2栅极反相接通，输出地址或数据。由图上可以看出，上下两个FET处于反相，构成了推拉式的输出电路，其负载能力大大增强。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 2、P0作为地址/数据总线 P0引脚输入数据 输入信号是从引脚通过输入缓冲器进入内部总线。CPU使MUX自动向下，由于CPU复位后自动向P0口写“0FF”，T2截止。“读引脚” 有效，外部数据读入内部总线。*无须上拉电阻！直接和外部地址/数据总线相连。 2、P0作为地址/数据总线 ----真正的双向口 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 1.P2口作为普通I/O口 D Q CLK Q MUX P2.n 读锁存器 内部总线 写锁存器 读引脚 地址 控制 VCC R T P2口引脚 CPU发出控制电平“0” ，使多路开关MUX倒向锁存器 输出Q端，构成一个准双向口。其功能与P1相同。 本身有上拉电阻 2.P2口作为地址总线 在系统扩展片外程序存储器扩展数据存储器且容量超过256B (用MOVX @DPTR指令)时，CPU发出控制电平“1”，使多路开关MUX倒内部地址线。此时，P2输出高8位地址。 D Q CLK Q MUX P2.n 读锁存器 内部总线 写锁存器 读引脚 地址 控制 VCC R T P2口引脚 三、P1口的结构 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成----准双向口。 D Q CLK Q P1.n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P1口引脚 本身有上拉电阻 D Q CLK Q P3.n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P3口引脚 第二输入功能 第二输出功能 ①作为通用I/O口与P1口类似----准双向口(W=1) W 本身有上拉电阻 D Q CLK Q P3.n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P3口引脚 第二输入功能 第二输出功能 ② P3第二功能(Q=1) 此时引脚部分输入(Q=1、W=1) ,部分输出(Q=1、W输出) 。 W （1）通用I/O口使用时， “第二输出功能”线应保持高电平；第二功能使用时，口锁存器应预先置“1”。 （2）第二功能输入的信号，从口线引脚的内部增加的一个缓冲器取得；而通用的I/O口线使用的输入，仍取自三态缓冲器的输出端。总的来说，P3口输入时，锁存器输出和“第二输出功能”线都应保持高电平。 P3第二功能各引脚功能定义： P3.0：RXD串行口输入 P3.1：TXD串行口输出 P3.2：INT0外部中断0输入 P3.3：INT1外部中断1输入 P3.4：T0定时器0外部输入 P3.5：T1定时器1外部输入 P3.6：WR外部写控制 P3.7：RD外部读控制 实际应用时： P0口和P2口组成外部16位地址总线和8位数据总线。 P3口作第二变异功能 P1口作I/O用 2.4.4 并行I/O口的负载能力 P0口可驱动8个LSTTL的电路，驱动MOS管时需加上拉电阻，作地址/数据总线时，不必加上拉电阻。 P1、P2、P3口可驱动4个LSTTL的电路。 课堂复习 补充题： 1.MCS-51单片机的哪些端口，有两种功能？分别是什么功能？ 2.在系统扩展片外程序存储器时，P2口是否可以再作为通用I/O口？ §2.5 MCS-51单片机片外总线和复位 2.5.1 MCS-51单片机片外总线配置 地址总线： P2口（高8位A15~A8）和P