EDA课程设计定.docx

目录一 前言2二 课程设计任务书3三 方案设计及原理分析43.1方案设计43.2原理分析53.3数字密码锁控制电路的VHDL语言编程原理分析63.4基本原理图73.5波形仿真图9四 译码器电路设计10五 报警器信号产生器11六 调试及结果12七 遇到的问题及解决方案14八 心得体会15九 参考文献17 一、前言本次课程设计的宗旨意在是着重提高学生在EDA知识学习与应用方面的实践技能。学生通过电路设计安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。EDA技术是电子信息类专业的一门新兴学科，是现代电子产品设计的核心，其任务是掌握在系统可编程逻辑器件及其应用设计技术，为电子产品开发研制打下坚实基础。本课程设计对学生有如下要求：根据设计任务和指标，初步电路；通过调查研究，设计计算，确定电路方案；选择元器件，在计算机上连好线路，独立进行试验，并通过调试、仿真、改进方案；分析实验结果，写出设计总结报告：学会自己分析，找出解决问题方法；对设计中遇到的问题，能独立思考、查阅资料，寻找答案。同时，在此次让学生发现自己的不足，查找不足，并给予解决，提高自己的实践能力。二、课程设计任务书2.1题目：简易14位数字密码锁控制电路设计2.2、设计要求：1、14位数字密码分成高7位（DH6….DH0）和低7位（DL6….DL0）,用数字逻辑开关预置，输出信号out为1表示开锁，否则关闭。2、 14位数字密码分时操作，先预置高7位，然后再置入低7位，（顶层电路可参考图1）。3、要求电路工作可靠，保密性强，开锁出错立即报警，（用声光两种形式同时报警）。4、利用MAXPLUS2软件进行设计、编译、并在FPGA芯片上实现。5、14位密码自己设定。比如：“10010010011100”。本次设计采用本人学号后三位二进制+两位：一班是01，二班是10，三班是11作为设计密码。2.3、14位密码锁控制电路顶层电路顶层电路组成图1顶层图2.4、设计内容1. 设计简易14位数字密码模块ic9a模块，框图见图2，模块ic9ad的设计采用VHDL实现。2. 设计一个报警信号电路（输入频率：100khz,输出占空比为0.5）作为CP报警用，方法不限。3. 在ic9a模块基础上设计14位数字密码锁的顶层电路。图2 ic9a2.5操作步骤：参考图1先清零→置入DH6-DH0高位密码→按下CLK →高7位被存在ic9a的锁存器中→置低7位密码→out2=1,表示开锁密码正确→out2b=1 →标志输入正确密码。④按下CLK2 →这时L11的Q端控制三态门开锁 out=1 .如果密码不正确，控制L15 → out1A、out1B为高电平报警。三、方案设计及原理分析3.1、方案设计 本次的课程设计的方案是：将简易14位数字密码控制电路首先分模块进行设计。1）ic9a模块的设计，其中内部包括了锁存器以及译码器。在译码器中首先预置密码锁的密码，同时在ic9a输入密码时：是首先将密码分为两次进行输入，第一次是将密码的高七位输入并且是在CLK的作用下将其锁存在锁存器之中。第二次输入第七位，译码器进行工作是将两次的输入的密码与之前预置的密码进行比较。如果密码一致，则输出为高电平，否则为低电平。2）分频器的设计，是将高频率的脉冲信号CP转变成低频率脉冲信号，对其进行N分频，起产生的新脉冲是周期CP的N倍。新脉冲为了后面的报警模块提供驱动。3）密码对否显示以及外部驱动模块，密码如果是对的，则此模块输出端OUT2是高电平，QUDONG端是高电平；否则OUT2是低电平，QUDONG是高阻状态。4）ic9a的CLK控制模块，此模块确定了只有在清零信号CLR的作用后才可以更改已经锁存的高七位的密码。以此来实现，在以此锁存密码后，再次输入密码时，密码将不会更改高七位的密码。3.2原理分析本课程设计的原理：设计电路，将起先的密码预置在译码器之中，然后通过一些外部数字门控元件，组成数字密码锁。其原理是先预置密码，然后输入高七位密码，锁存起来，然后在输入后七位，在CLK的信号输入后，进行判断密码是否正确，从而连接外部设备。如果输入的密码对则驱动设备从而开锁，否则将报警密码错误。触发器原理：SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当/SD=1且/RD=0时,不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当/SD=0且/RD=1时，Q=1，Q非=0，触发器置1,SD和RD通常又称为直接置1和置0端。译码器原理：/view/189742.htm译码器是一种具有“翻译”功能的逻辑/view/134362.htm电路，这种电路能将输入/view/2418160.htm二进制代码的各种状态，按照其原意翻译成对应的