51汇编语言指令集符号定义表.doc
文本预览下载声明
51汇编语言指令集
符号定义表
符号 含义
Rn R0~R7寄存器n=0~7
Direct 直接地址,内部数据区的地址RAM(00H~7FH)
SFR(80H~FFH) B,ACC,PSW,IP,P3,IE,P2,SCON,P1,TCON,P0
@Ri 间接地址Ri=R0或R1 8051/31RAM地址(00H~7FH) 8052/32RAM地址(00H~FFH)
#data 8位常数
#data16 16位常数
Addr16 16位的目标地址
Addr11 11位的目标地址
Rel 相关地址
bit 内部数据RAM(20H~2FH),特殊功能寄存器的直接地址的位
指令介绍
指令 字节 周期 动作说明
算数运算指令
1.ADD A,Rn 将累加器与寄存器的内容相加,结果存回累加器
2.ADD A,direct 将累加器与直接地址的内容相加,结果存回累加器
3.ADD A,@Ri 将累加器与间接地址的内容相加,结果存回累加器
4.ADD A,#data 将累加器与常数相加,结果存回累加器
5.ADDC A,Rn 将累加器与寄存器的内容及进位C相加,结果存回累加器
6.ADDC A,direct 将累加器与直接地址的内容及进位C相加,结果存回累加器
7.ADDC A,@Ri 将累加器与间接地址的内容及进位C相加,结果存回累加器
8.ADDC A,#data 将累加器与常数及进位C相加,结果存回累加器
9.SUBB A,Rn 将累加器的值减去寄存器的值减借位C,结果存回累加器
10.SUBB A,direct 将累加器的值减直接地址的值减借位C,结果存回累加器
11.SUBB A,@Ri 将累加器的值减间接地址的值减借位C,结果存回累加器
12.SUBB A,#data 将累加器的值减常数值减借位C,结果存回累加器
13.INC A 将累加器的值加1
14.INC Rn 将寄存器的值加l
15.INC direct 将直接地址的内容加1
16.INC @Ri 将间接地址的内容加1
17.INC DPTR 数据指针寄存器值加1
说明:将16位的DPTR加1,当DPTR的低字节(DPL)从FFH溢出至00H时,会使高字节(DPH)加1,不影响任何标志位
18.DEC A 将累加器的值减1
19.DEC Rn 将寄存器的值减1
20.DEC direct 将直接地址的内容减1
21.DEC @Ri 将间接地址的内容减1
22.MUL AB 将累加器的值与B寄存器的值相乘,乘积的低位字节存回累加器,高位字节存回B寄存器
说明:将累加器A和寄存器B内的无符号整数相乘,产生16位的积,低位字节存入A,高位字节存入B寄存器。如果积大于FFH,则溢出标志位(OV)被设定为1,而进位标志位为0
23.DIV AB 将累加器的值除以B寄存器的值,结果的商存回累加器,余数存回B寄存器
说明:无符号的除法运算,将累加器A除以B寄存器的值,商存入A,余数存入B。执行本指令后,进位位(C)及溢出位(OV)被清除为0
24.DA A 将累加器A作十进制调整,
若(A) 3-09或(AC)=1,则(A) 3-0←(A)3-0+6
若(A) 7-49或 (C)=1,则(A) 7-4←(A)7-4+6
逻辑运算指令
25.ANL A,Rn 将累加器的值与寄存器的值做AND的逻辑判断,结果存回累加器
26.ANL A,direct 将累加器的值与直接地址的内容做AND的逻辑判断,结果存回累加器
27.ANL A,@Ri 将累加器的值与间接地址的内容做AND的逻辑判断,结果存回累加器
28.ANL A,#data 将累加器的值与常数做AND的逻辑判断,结果存回累加器
29.ANL direct,A 将直接地址的内容与累加器的值做AND的逻辑判断,结果存回该直接地址
30.ANL direct,#data 将直接地址的内容与常数值做AND的逻辑判断,结果存回该直接地址
31.ORL A,Rn 将累加器的值与寄存器的值做OR的逻辑判断,结果存回累加器
32.ORL A,direct 将累加器的值与直接地址的内容做OR的逻辑判断,结果存回累加器
33.ORL A,@Ri 将累加器的值与间接地址的内容做OR的逻辑判断,结果存回累加器
34.ORL A,#data 将累加器的值与常数做OR的逻辑判断,结果存回累加器
35.ORL direct,A 将直接地址的内容与累加器的值做OR的逻辑判断,结果存回该直接地址
36.ORL direct,#data 将直接地址的内容与常
显示全部