2章8086CPU.ppt

* * a. INTA(Interrupt Acknowledge)：引脚24，中断响应信号，输出。该信号用于对外设的中断请求(经INTR引脚送入CPU)作出响应。INTA实际上是两个连续的负脉冲信号，第一个负脉冲通知外设接口，它发出的中断请求已被允许；外设接口接到第2个负脉冲后，将中断类型号放到数据总线上，以便CPU根据中断类型号到内存的中断向量表中找出对应中断的中断服务程序入口地址，从而转去执行中断服务程序。 b. ?ALE(Address Latch Enable)：引脚25，地址锁存允许信号，输出。它是8086/8088提供给地址锁存器的控制信号，高电平有效。在任何一个总线周期的T1状态，ALE均为高电平，以表示当前地址/数据复用总线上输出的是地址信息，ALE由高到低的下降沿把地址装入地址锁存器中。 c. DEN(Data Enable)：引脚26，数据允许信号，输出。当使用数据总线收发器时，该信号为收发器的OE端提供了一个控制信号，该信号决定是否允许数据通过数据总线收发器。DEN为高电平时，收发器在收或发两个方向上都不能传送数据，当DEN为低电平时，允许数据通过数据总线收发器。 d.?(Data Transmit/Receive)：引脚27，数据发送/接收信号，输出。该信号用来控制数据的传送方向。当其为高电平时，8086 CPU通过数据总线收发器进行数据发送；当其为低电平时，则进行数据接收。在DMA方式，它被浮置为高阻状态。 e.?(Memory/Input and Output)：引脚28，存储器I/O端口控制信号，输出。该信号用来区分CPU是进行存储器访问还是I/O端口访问。当该信号为高电平时，表示CPU正在和存储器进行数据传送；如为低电平，表明CPU正在和输入/输出设备进行数据传送。在DMA方式，该引脚被浮置为高阻状态。 f. (Write)：引脚29，写信号，输出。有效时，表示CPU当前正在进行存储器或I/O写操作，到底是哪一种写操作，取决于M/IO信号。在DMA方式，该引脚被浮置为高阻状态。 g.HOLD(Hold request)：引脚31，总线保持请求信号，输入。当8086/8088 CPU之外的总线主设备要求占用总线时，通过该引脚向CPU发一个高电平的总线保持请求信号。 h.HLDA(Hold Acknowledge)：引脚30，总线保持响应信号，输出。当CPU接收到HOLD信号后，这时如果CPU允许让出总线，就在当前总线周期完成时，在T4状态发出高电平有效的HLDA信号给以响应。此时，CPU让出总线使用权，发出HOLD请求的总线主设备获得总线的控制权。 * * * * QS1、QS0两个信号电平的不同组合指明了8086/8088内部指令队列的状态，其代码组合对应的含义如表。 引脚26、27、28，输出总线周期状态信号。低电平有效的三个状态信号连接到总线控制器8288的输入端，8288对这些信号进行译码后产生内存及I/O端口的读写控制信号。下表给出了这三个状态信号的代码组合使8288产生的控制信号及其对应的操作. 3.表中前7种代码组合都对应某个总线操作过程，通常称为有源状态，它们处于前一个总线周期的T4状态或本总线周期的T1、T2状态中，至少有一个信号为低电平。在总线周期的T3、TW状态并且READY信号为高电平时，三个都成为高电平，此时，前一个总线操作就要结束，后一个新的总线周期尚未开始，通常称为无源状态。而在总线周期的最后一个状态即T4状态，三个中任何信号的改变，都意味着下一个新的总线周期的开始。 * 1、当LOCK为低电平时，系统中其他总线主设备就不能获得总线的控制权而占用总线。LOCK信号由指令前缀LOCK产生，LOCK指令后面的一条指令执行完后，便撤消了LOCK信号。另外，在DMA期间，LOCK被浮空而处于高阻状态。 2、这两个信号可供8086/8088以外的2个总线主设备向8086/8088发出使用总线的请求信号RQ(相当于最小方式时的HOLD信号)。而8086/8088在现行总线周期结束后让出总线，发出总线请求允许信号GT(相当于最小方式的HLDA信号)，此时，外部总线主设备便获得了总线的控制权。其中0比1的优先级高。 * 1、微机系统的工作，必须严格按照一定的时间关系来进行，CPU定时所用的周期有三种，即指令周期、总线周期和时钟周期。 2、由于指令的类型、功能不同，因此，不同指令所要完成的操作也不同，相应地，其所需的时间也不相同。也就是说，指令周期的长度因指令的不同而不同。 3、虽然，每条指令的功能不同，所需要进行的操作也不同，指令周期的长度也必不相同。但是，我们可以对不同指令所需进行的操作进行分解，它们又都是由一些基本的操作组合而成的。如存储器的读/写操作、I/O