复旦 李旦 高频电路 7.模拟调制与解调.pptx

第 7 章模拟调制与解调;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;锁相环调频电路;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;锁相环鉴频电路;2014/2/17;2014/2/17;;设计过程： 按照自由振荡频率等于载频的原则设计VCO的定时电容，并确保VCO的输出频率范围大于输入信号的最大频偏。实际设计的VCO同步带约为1.2MHz±400kHz。 按照锁相环的闭环带宽远大于调制信号的最高频率原则设计环路滤波器，实际设计的闭环带宽大约是80kHz，是最高调制频率的4倍。 按照调制信号的最高频率设计后续的低通滤波器，实际设计的是二阶低通，-3dB频率约为22kHz。 实测结果： 在给定的条件下可以正常解调。 ;锁相环FM解调电路中的解调范围的讨论 本设计输入信号的最高调制频率20kHz，最大频偏100kHz。实际设计的锁相环闭环自然频率wn大约是80kHz，实际测试表明可以正常解调。 为了进一步讨论解调范围与自然频率wn的关系，先看两个实际测试结果： 若保持最大频偏不变，将最高调制频率升高到大约接近48kHz时，锁相环无法继续工作。 若将最大频偏增大为300kHz，则最高调制频率升高到大约17kHz时，锁相环无法继续工作。;输入调频信号的最大相移为 输出（反馈）信号的最大相移为 所以，输入鉴相器的两个信号的最大相位差为 由于 |F | 随调制频率F 增加而下降，所以Dq 随 F 增加而增加。同样，最大频偏 Dfm上升也会引起相位差Dq 增加。若这个相位差大于鉴相器的鉴相范围，锁相环就无法继续锁定。 从这里也可以得到已知调制度 mf 后对于wn 的要求。 ;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;2014/2/17;第7章结束