基于FPGA加速器的组播转发方法、装置及组播路由器.pdf

5.3.1组播转发与路由.ppt 组播转发与路由组播路由的复杂性与传统路由的处理方式不同。单播路由只有当拓扑结构发生改变或设备出现故障是才会发生路由改变。组播路由在应用程序加入或退出一个组播群组时就会发生组播路由变化。由于组播路由的目的地往往是多个，因此组播转发需要路由器检查多个目的地址。可以从非组播群组成员的计算机发起，经过没有任何组播成员的网络。组播路由的需求 组播的目的地是一个计算机的集合使数据报到达该集合中的每个成员一个数据报不会在同一个网络中出现两次反向路径转发RPF 设计思想：使用数据报的源地址来避免数据报反复通过一个环路。 组播路由器必须有一个常规路由表，其中有到每个目的站的最短路径。路

2017-02-09 约字 13页立即下载

加速器、操作加速器的方法和包括加速器的装置.pdf (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113011553 A (43)申请公布日 2021.06.22 (21)申请号 202010886046.3 (22)申请日 2020.08.28 (30)优先权数据

2023-06-08 约2.38万字 24页立即下载

基基于YOLO的CNN加速器FPGA实现.pdf #FPGA上的轻量化YOLO实现：探索硬件加速的新可能最近，我在Zynq7020平台上实现了一个类YOLO的轻量化CNN加速器，用来做物品检测和特定识别。这个过程充满了挑战和惊喜，让我对FPGA和深度学习的结合有了更深刻的理解。 ##选择FPGA的理由 AI算法的硬件加速一直是研究热点，特别是针对资源受限的嵌入式设备。FPGA的灵活性和高效性使其成为理想的选择。YOLO以其高效的端到端检测性能著称，轻量化版本在保持精度的同时大幅降低了计算复杂度。 ##硬件架构 Zynq7020的双核ARMCortex-A9处理系统和可编程逻辑的结合，提供了灵活的加速能力。FPGA部分设计了CNN加速

2025-04-28 约2.09千字 3页立即下载

基于FPGA的YOLOv5加速器设计.pdf 基于FPGA的YOLOv5加速器设计摘要现代神经网络模型的结构越来越复杂、深度越来越深、参数量也越来越大，由此而导致了对专用AI加速器的巨大需求。但目前的AI加速器设计研究依旧集中在对浅层神经网络的加速设计，缺乏对深层神经网络模型的硬件加速器设计及优化研究。本文基于此选择FPGA为硬件平台，选择YOLOv5算法为深层网络模型，探究对于深层神经网络加速器的架构设计，并给出了一种对于深层神经网络硬件加速的解决方案。本文主要工作如下：一、对YOLOv5模型进行拆解分析，并通过软硬件协同设计思想完成任务分配，探究对深层神经网络的推理加速实现方案。确定硬件加速器设计的重心为卷积和池化

2025-05-15 约10.89万字 80页立即下载

基于可编程数据平面的组播转发方法、装置、设备及介质.pdf (19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114553799 A (43)申请公布日 2022.05.27 (21)申请号 202210035797.3 (22)申请日 2022.01.10 (71)申请人珠海高凌信息科技股份有限公司地址

2023-05-09 约1.7万字 14页立即下载

一种基于FPGA的高资源利用率CNN加速器及其加速方法.pdf (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112801285 A (43)申请公布日 2021.05.14 (21)申请号 202110157101.X (22)申请日 2021.02.04 (71)申请人南京微毫科技有限公司

2023-06-03 约1.11万字 10页立即下载

家庭路由器场景下实现IPTV组播服务的方法及系统.pdf (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112995750 A (43)申请公布日 2021.06.18 (21)申请号 20191

2023-06-10 约1.75万字 17页立即下载

一种组播报文传输方法、位转发路由器及存储介质.pdf (19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114945000 A (43)申请公布日 2022.08.26 (21)申请号 202110168399.4 (22)申请日 2021.02.07 (71)申请人中国移动通信有限公

2022-10-15 约3.84万字 30页立即下载

基于FPGA加速卡的SDN云网络实现方法、装置及设备.pdf (19)中华人民共和国国家知识产权局 (12)发明专利 (10)授权公告号 CN 112929299 B (45)授权公告日 2021.11.30 (21)申请号 202110108045.0 G06F 9/455 (2006.01) (22)申请日

2023-06-09 约1.15万字 12页立即下载

基于FPGA异构加速器软硬协同的设计与实现.pdf 摘要随着嵌入式的发展，异构计算平台因其能够结合不同计算架构的优势而日益受到关注。特别是在需要处理大量数据和复杂计算的应用场景中，如深度学习、图像处理和数据分析等。ARM与FPGA相结合是在异构计算平台中常见的计算架构，它们拥有各自的优势和特性。卷积神经网络(CNN)广泛应用于图像和语音识别，但其模型通常需要大量的计算和存储资源，对硬件要求较高。因此，如何在ARM+FPGA异构平台上高效部署和运行CNN成为了一个重要的研究课题。本文深入探讨了ARM和FPGA构成的异构计算平台在网络模型研究和优化中的应用，以及如何通过算法和存储优化提升卷积神经网络在硬件上的运行和部署效率。具体内

2024-11-24 约11.28万字 78页立即下载

基于FPGA的目标检测加速器设计与实现.pdf 摘要目标检测技术的应用需求十分广泛，目前基于深度学习的方法来实现目标检测效果更优。但是深度学习算法运算量大，在无人机等资源受限、能效要求较高的场景下，基于深度学习的目标检测算法很难满足应用场景中高实时性和高能效的需求，需要高能效的目标检测加速器来实现算法的加速。与CPU和GPU相比，FPGA具有可重构性、高并行性、高能效等优点，被广泛应用于深度学习硬件加速场景中。但现有目标检测 加速器存在通用性差、延时高、精度低等不足，在复杂场景的检测中难以满足检测需求。因此，研究基于FPGA

2024-12-28 约13.72万字 77页立即下载

一种基于忆阻器的DNN加速器的资源分配方法及装置.pdf (19)国家知识产权局 (12)发明专利 (10)授权公告号 CN 112561049 B (45)授权公告日 2022.06.17 (21)申请号 202011539621.9 (56)对比文件

2023-05-31 约2.35万字 15页立即下载

路由器原理与设计讲稿5-转发引擎.ppt 简单覆盖式存储原理 1.133.188.6/8 R1 1.128.138.8/9 1.138.188.5/10 Prefix: xxxxxxxx Prefix: 000000011 xxxxxxx Prefix: 0000000110 xxxxxx 占用表项单元：1.0 — 1.255 占用表项单元：1.128 — 1.255 占用表项单元：1.128 — 1.191 以Prefix长度为8 — 16的情况为例 R2 R3 5.4 路由查表—查表算法 0.0 0.1 0.255 1.255 255.255 2.0 1.0 1.1 1.127 1.128 1.129 1.190 1.191

2017-12-31 约6.34千字 43页立即下载

基于FPGA的深度学习加速技术及其在粒子加速器中的应用研究.docx 基于FPGA的深度学习加速技术及其在粒子加速器中的应用研究一、引言随着人工智能与深度学习技术的快速发展，数据处理的计算需求日益增长，对计算速度与效率的要求也日益提高。传统的深度学习算法在处理大规模数据时，由于计算复杂度高，往往需要大量的计算资源与时间。因此，如何有效地加速深度学习算法的计算过程，成为了当前研究的热点问题。FPGA（现场可编程门阵列）作为一种可编程的硬件加速平台，因其高并行性、低功耗和可定制性等优势，在深度学习加速领域具有广阔的应用前景。本文将探讨基于FPGA的深度学习加速技术及其在粒子加速器中的应用研究。二、FPGA的深度学习加速技术 FPGA的深度学习加速技术主要通过硬

2025-03-04 约4.31千字 8页立即下载

虚拟路由转发方法、装置及存储介质.pdf (19)国家知识产权局 (12)发明专利申请 (10)申请公布号CN117255054A (43)申请公布日2023.12.19 (21)申请号202311189007.8 (22)申请日2023.09.14 (71)申请人中国联合网络通信

2023-12-18 约2.42万字 23页立即下载