高性能嵌入式系统应用中的容错结构.pdf

第 12 卷第 4 期 湖 南 工 程 学 院 学 报 Vo 1. 12 . No . 4 2002 年 12 月 　　　　　　　　　 　　　　　　 Dec . 2002 Journal of Hunan Institute of Engineering 高性能嵌入式系统应用中的容错结构 谢斌盛 , 黎福海 , 崔琪楣① (湖南大学电气与信息工程学院 ,湖南 长沙 410082) ( ) 　　摘 　要 : 介绍一种容错嵌入式计算机系统的体系结构 ,主要阐述了高性能嵌入式系统 HPEC 对故障的 自我诊断能力及其可靠性的分析与评估. 关键词 : HPEC 系统 ;高性能嵌入式系统 ;并行计算 ( ) 中图分类号 : TP302 . 1 　　文献标识码 : A 　　文章编号 : 1671 - 119X 2002 04 - 0016 - 04 ( ) 理器的系统 ,那需要 n n - 1 / 2 个双端 口存储器, ( ) 0 　引　言 且每个处理器能访问 n n - 1 个 DP 存储器. HPEC ( ) 的5 个处理器分成两组 :3 个工作处理器 WP ,WP ( ) 近年来 ,计算机专业人士亲眼目睹了容错技术 用来计算集中型任务 ;两个接口处理器 IP ,IP 管理 在嵌入式计算机系统中的出现和广泛应用 ,工业控 通用实时 I/ O 和执行系统监控 、故障遏制和系统故 制 、航空电子学 、网络计算和银行业是其中应用最广 障恢复. 的领域. 嵌入式系统发展迅速 , 以前一个典型的嵌入 式系统是很小的并且只能执行几千个字节的代码 , 而现在的嵌入式计算机系统包括了上兆字节代码且 能超速运行以达到高性能和可靠性的期限. 如今嵌 入式系统的体系结构面临着前所未有的高吞吐量和 可靠性的挑战 ,也许我们可以在其中增加高性能的 CPU 来处理大量任务 ,但在实时系统中使用却存在 严重的缺陷 ,因为快速的处理器常常带有高速缓冲 存储器和存储管理器 ,这样会很容易增加中断的反 应时间. 因此系统设计者决定采用多重处理器来解 决上述问题. 安全关键控制嵌入式系统具有很强的容错性和 较大的吞吐量 ,这是单块无理器所无法比拟的 ,它的 故障概率将 由每小时 10 - 5 变为 10 - 10 ; 且具有高水 平的计算性能 ,这种性能不仅包括很强的吞吐量和 较大的