数字电路译码与译码器精品.ppt

4.5 译码与译码器 4.5.1 译码器的功能与设计 4.5.2 中规模集成译码器 4.5.3 数字显示译码器 译码是编码的逆过程，译码即是将输入的某个二进制编码翻译成特定的信号。 具有译码功能的逻辑电路称为译码器。 4.5.1 译码器的设计 某种控制信息、符号等 二进制代码 译 码 编 码 译码器 编码器 译码器的基本功能 各类BCD码制或二进制信号相互转换 译码器的扩展使用 数字显示译码器 用较低位数译码器实现任意位数译码 利用译码器实现任意逻辑函数 4线-2线编码→2线－4线译码 8线-3线编码→3线－8线译码 16线-4线编码→4线－16线译码 10线-4线编码→4线－10线译码 二进制译码器 二—十进制译码器 ……… 多位二进制信号 全译码（无伪码输入） 部分译码 拒绝伪码 不拒绝伪码 ……… 各类BCD码制信号 码制转换译码器 e) 二进制译码器 译码输入：n位二进制代码 译码输出m位控制信息： m=2n 译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平 译码器——二进制译码器 译码输入 译码输出 2位二进制译码器 译码输入 译码输出 a1 a0 y0 y1 y2 y3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 2位二进制译码器 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 y0 y1 y2 y3 a1 a0 0 0 1 0 0 0 有效电平为“1” 有效电平为“0” 4.5.2 集成译码器 当使能输入端EI有效时，对应每一组输入代码，只有其译码对应的一个输出端为有效输出，其余输出端均为无效输出。 n 个输入端 若干个使能输入端EI 2n个输出端 以二进制集成译码器为代表 1. 集成译码器框图 2. 集成译码器典型产品 双2－4线译码器 74××139 两个完全独立 2－4 线二进制译码器； 译码输出低电平有效； 1个低电平有效译码使能端； 封装：DIP16； 2. 集成译码器典型产品 3－8线译码器 74××138 单3－8线二进制译码器； 译码输出低电平有效； 2个低电平有效译码使能端和1个高电平有效译码使能端； 封装：DIP16； 2. 集成译码器典型产品 4－10线译码器 74145、7442、7443、7444 单个 4－10线译码器； 分别为 8421BCD（74145）、8421BCD（7442）、余3码（7443）、余3格雷码输入（7444）； 译码输出低电平有效（74145同时为OC 输出）； 无译码使能端； 封装：DIP16； 2. 集成译码器典型产品 4－16线译码器 74××154 单个4－16线译码器； 译码输出低电平有效； 2个低电平有效译码使能端 封装：DIP24； 3. 集成译码器74××138功能表及其应用 74××138框图与内部电路 3个输入端 3个控制端 8个输出端 74××138集成译码器功能表 输 入 输 出 G1 G2A G2B A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 × H × × × × H H H H H H H H × X H × × × H H H H H H H H L × × × × × H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L 74××138基本应用 用74××138实现4－16线译码（留作习题） 例：用3—8译码器 构成4—16译码器 X0-X3：译码输入 E：译码控制 E=0，译码 E=1，禁止译码 X3-X0：0000-0111， 第一片工作 X3-X0：1000-11