第七章 存储器和PLD.ppt

EPROM举例——2764 五.ROM容量的扩展 例：用8片2764扩展成64k×8位的EPROM： 【解】 （1）写出各函数的标准与或表达式： 按A、B、C、D顺序排列变量，将Y1、Y2、Y4扩展成为四变量逻辑函数。 （2）选用16×4位ROM，画存储矩阵连线图： 从逻辑功能的特点来看，数字电路可分为通用型和专用型两种。前面介绍的都属于通用型。如门电路、计数器、寄存器等。 结构控制字 GAL器件的各种功能配置是由结构控制字来控制的。用户可通过编程软件自动设置4个结构控制字，就可使OLMC定义成如下表所示的五种不同的功能组合。 PLD的编程 一般采用ABEL、CUPL、GALLABFM 或FM（Fast-Map）等。 ABEL、CUPL为高级开发软件，具有自动化简功能，在输入文件中可采用逻辑表达式、真值表和状态转换图三种逻辑描述方法，是编译型的通用软件，具有源文件格式简单、易学等特点。 本章小节 本章小节 (3) 编程连接技术 PLD表示的与门 熔丝工艺的与门原理图 三态输出缓冲器 输出为1的与门 输入缓冲器 V CC + (5V) R 3k W L D 1 D 2 D 3 A B C 高电平 A、B、C有一个输入低电平0V A、B、C三个都输入高电平+5V 5V 0V 5V 低电平 L V CC A B C D 5V 5V 5V L=A?B?C 连接 连接 连接 断开 A、B、C 中有一个为0 A、B、C 都为1 输出为0； 输出为1。 L=AC 断开 连接 连接 断开 L=ABC X X 器件的开关状态不同, 电路实现逻辑函数也就不同 1 0 1 1 1 1 按集成密度分为 2.可编程逻辑器件的分类 按结构分为 －基于与/或阵列结构的器件（PROM、 PLA、PAL、GAL）、CPLD（EPLD）,并称之为PLD。 － 基于SRAM的器件（FPGA） 按编程工艺分为 1. 熔丝和反熔丝编程器件。如：Actel的FPGA器件。 2. SRAM 器件。如：Xilinx的FPGA器件。 3. UEPROM器件，即紫外线擦除/电编程器件。 如大多数的EPLD器件。 4. EEPROM器件。如：GAL、CPLD器件。 1970年的PROM 1974年的PLD 1977年的PAL 1986年的GAL 1987年的FPGA 1992年的EPLD 3.可编程逻辑器件的发展 PAL的 结构 4 可编程阵列逻辑器件(PAL)简介 输入端 输入/输出端 输出三态门 输入缓冲器 可编程与阵列 PAL是70年代末由MMI公司最先推出的一种可编程逻辑器件，它采用双极型工艺制作，熔丝式编程方式。 5 可编程通用阵列逻辑器件(GAL) PAL由于采用的是双极型熔丝工艺，一旦编程后不能修改，同时输出结构类型太多，给设计和使用带来不便。 1984年推出了新型的可编程逻辑器件---通用阵列逻辑（GAL）。它可以多次编程的器件，采用电可擦除的E2CMOS工艺，且在输出端设置了可编程的输出逻辑宏单元（Output Logic Macro Cell, 简称OLMC）。通过编程将OLMC设置成不同的工作状态，一片GAL便可实现PAL所有输出电路的工作模式，增强了器件的通用性。工作速度快，功耗小，是理想器件。 常用的GAL有两种：GAL16V8（20脚双列直插）和GAL20V8（ 24脚双列直插），以GAL16V8为例。 可编程的与阵列 8个输入缓冲器2-9 8个反馈/输入缓冲器 8个三态输出缓冲器12-19 8个输出逻辑宏单元OLMC CLK输入 缓冲器 输出使能缓冲器 阵列中共有可编程单元2048个 1为CP，11为OE 低有效 高有效 0 1 0 1 0 寄存器输出 1为CP，11为OE，该宏单元为组合输出，但至少有一个宏单元为寄存器输出 低有效 高有效 0 1 1 1 0 时序电路中的组合输出 同上，三态门由第一乘积项选通，反馈取自I/O口 低有效 高有效 0 1 1 1 1 反馈组合输出 1，11脚为数据输入端，组合输出，三态门选通 低有效 高有效 0 1 0 0 1 专用组合输出 1，11脚为数据输入端，输出三态门不通 — — 1 0 1 专用输入 备 注 输出极性 XOR(n) AC1(n) AC0 SYN 功 能 从表中可以看出，只要给器件写入不同的结构控制字，就能够得到不同类型的输出结构。这些结构完全可以取代PAL器件的所有输出结构形式。 集成电