文档详情

网络表与报表生成.ppt

发布:2018-06-12约4.32千字共32页下载文档
文本预览下载声明
原理图设计相关技术 电气规则检查 网络表的生成和检查 生成其他报表 原理图的打印 4.1 电气规则检查 4.1.1 设置工程选项 4.1.2 编译工程及查看系统信息 4.1.1 设置工程选项 单击【项目管理】|【项目管理选项】命令,弹出Options for PCB Project对话框,该对话框主要设置检查的项目和范围,设定电路检查连接的规则,其中包括以下内容: Error Reporting标签:用于设置错误报告的类型。用户可以设置所有可能出现的错误报告类型。报告类型有Error、Warning、Fatal Error和No Report,该标签如图4.1所示。 Connection Matrix标签:用于设置电路的电气连接属性。改变矩阵中的方框的颜色,即可改变电气连接检查后错误报告的类型。其中,绿色代表No Report,黄色代表Warning,橙色代表Error,红色代表Fatal Error。 4.1.1 设置工程选项 4.1.1 设置工程选项 4.1.1 设置工程选项 Comparator标签:用于设置比较器的相关属性。如果用户希望当改变元件封装后,系统在编译时给予一定的信息,可以在对话框中,找到Different Footprints(元件封装变化)项,单击其右侧,在出现的下拉列表中选择【查找差异】,如果用户对这类改变不关心,可以选择【忽略差异】项,如图4.3所示。 4.1.2 编译工程及查看系统信息 对工程进行编译,可单击【项目管理】| Compile PCB Project命令。 打开该工程,并打开原理图文件KG314T电脑时控开关控制板.SchDoc,如图4.4所示。 单击【项目管理】| Compile PCB Project 命令,生成系统信息报告,单击Messages标签可以看到错误信息报告,如图4.5所示。 在图4.5中右击某项提示信息,选择【交叉探测】命令可以查看详细信息,如图4.4所示。 4.1.2 编译工程及查看系统信息 4.2 网络表的生成和检查 4.2.1 设置网络表 4.2.2 生成网络表 4.2 网络表的生成和检查 网络表是含有电路原理图或PCB中元件之间连接关系的信息的文本文件,它是原理图编辑器和PCB编辑器之间的信息接口。网络表主要有两个作用: 网络表文件可支持PCB软件的自动布线即电路模拟程序。 可以与最后从PCB图中得到的网络表文件比较,进行差错核对。 4.2.1 设置网络表 当我们绘制好电路图,且通过了电气规则检查后,就可以设置网络表的一些必要参数了。单击【项目管理】|【项目管理选项】命令,弹出如图4.2所示的对话框,然后单击Options标签,如图4.7所示。 该标签中的各个选项介绍如下: 【输出路径】文本框:定义输出路径。默认路径是系统在当前项目文件所在文件夹内创建的。 【网络表选项】选项组 【允许端口】复选框:表示是否允许系统所产生的网络名代替与输入/输出端口相关联的网络名,默认为未选中状态。 【允许图纸入口命名网络】复选框:表示是否允许系统所产生的网络名代替与子图入口相关联的网络名,默认为选中状态。 【追加图纸数到局部网络】复选框:表示是否在局部网络中添加图纸号码。 4.2.1 设置网络表 4.2.2 生成网络表 单击【设计】|【设计项目的网络表】| Protel命令,即可生成当前项目的网络表。网络表生成后,Project控制面板和生成的网络表(局部)如图4.8所示。 从网络表可以看出,每一个元件的声明部分都是以“[”开始,以“]”结束的。“[”下面的第一行就是元件标注的声明,显示的是元件属性中的Designator;元件标注下面一行是元件的封装。用户在进行PCB设计时需要加载网络表,其中元件封装信息就是从这一行得来的。如果用户在原理图中没有定义元件封装,此行为空;再下一行就是元件标注,取自原理图中元件属性框中的Comment栏;元件标注下面有3行保留的空行,最后是“]”符号。 每一个网络定义都是以“[”开始,以“]”结束的。其中“[”下面第一行是一个网络节点的名称,这部分直接取自用户在原理图中的定义;下面每一行代表当前网络连接的一个引脚,一直到全部列出为止;最后一行是一个“]”符号。 4.2.2 生成网络表 4.3 生成其他报表 4.3.1 元件采购报表 4.3.2 元件引用参考报表 4.3.3 设计层次报表 4.3.4 自动编号报表 4.3 生成其他报表 在设计过程中,出于存档、对照、校对以及交流等目的,总希望能够随时输出整个设计工程的相关信息。 4.3.1 元件采购报表 当一个项目设计完成后,紧接着就要进行元件的采购。对于比较大的设计项目,元件种类很多,数目庞大,同种元件封装形式可能还有所不
显示全部
相似文档