嵌入式系统应用与开发.pptx

嵌入式系统应用与开发;第四章 PXA250处理器介绍 ;4.1 PXA250结构和特性 ;图5-1 应用处理机框图 ;内核工作频率：100~400MHZ 系统存贮器接口： —100MHZ SDRAM。 —4MB至256MB SDRAM存贮器。 —支持16、64、128、256Mbit DRAM技术。 —四个SDRAM区，每个支持64MB存贮器。 —时钟允许（1个CKE脚用于把整个SDRAM接口 置为自我刷新）。 —支持多至六个静态存贮器器件（SRAM、 Flash、ROM或VLIO）。 —支持两个PCMCIA/CF卡插槽。 ;时钟和电源控制器： —3.6864MHZ振荡器，具有核PLL和外围PLL，???产生各 工作频率。 —32.768KHZ振荡器可驱动实时时钟、电源管理器和中断 控制器。 —电源控制器可控制快速/运行、空闲和睡眠工作方式。 DMA控制器： —具有16个有优先级的通道，可为内部外设和外部芯片 提供服务。 —采用描述器（Descriptor）允许命令链和循环结构。 —支持字、半字和字节数据传送。 ;LCD控制器： —支持被动（DSTN）和主动（TFT）LCD显示。 —最大分辨率800*600*16。 —两个专用DMA通道允许LCD控制器支持单层或双 层显示。 系统集成模块： —GPIO —中断控制器 。 —实时时钟（RTC） —OS定时器 —PWM ;串行通讯口： —USB从机模块，支持USB V1.1 —三个UART，每个均可有慢速红外接口功能： * 全功能UART，波特率可高至230kbps。 * Bluetooth UART，波特率可高至921Kbps。 * 标准UART，波特率可高至230kbps。 —高速红外（FIR）通讯口，基于4Mbps IrDA 标准，可直接与外部IrDA LED相连。 —同步串行规程控制器（SSPC），提供全双工同 步串行接口，位速率为7.2KHZ至1.84MHZ。 —I2C总线接口单元。;多媒休通讯口： —AC97控制器，支持AC97 V2.0 Codec。 —I2S控制器，可串行连接至数字立体声的标准I2S Codec，支持普通的I2S和MSB调整的I2S格式。 —多媒体卡（MMC）控制器，提供与标准的存贮器 卡的串行接口，最高速率可达20Mbps。 ;PXA250采用256脚17*17MBGA封装， 32位总线内核 PXA210采用225脚13*13MMAP封装， 具有16位总线 ;4.2 时钟和电源管理 ;时钟系统包括五个主要时钟源： ????????? 32.768KHZ振荡器。 ????????? 3.6864MHZ振荡器。 ????????? 可程控频率的核PLL。 ????????? 95.85MHZ固定频率的外设PLL。 ????????? 147.46MHZ固定频率的PLL。;;时钟管理寄存器 ;1. 核时钟设置寄存器（CCCR） ;2. 时钟允许寄存器（CKEN） ;3. 振荡器设置寄存器（OSCC） ;1）决定最快的同步存贮器（SDRAM）的频率。 2）如果SDRAM频率小于99.5MHZ，则存贮器频率必须两倍于SDRAM频率，存贮器控制器中的SDRAM时钟分频值应设为2。如SDRAM频率为99.5MHZ，则存贮器频率等于SDRAM的频率。 3）按99.5MHZ(L=0x1B), 118.0MHZ(L=0x20), 132.7MHZ(L=0x24),147.5MHZ(L=0x28)或165.9MHZ(L=0x2D)的最近值来取存贮器频率，并把L编程入核时钟设置寄存器。该频率（或一半，如SDRAM频率为两分频）为外部同步存贮器频率。 ;4）决定正常工作（RUN方式）所需的核频率。它的值为存贮器频率的1、2或4倍。把该值（M）编程入核时钟设置寄存器。 5）决定快速（TURBO）方式工作的核频率。它用于从CACHE中运行程序的时候。该值应为RUN方式时钟的1、1.5、2或3倍。把该值（N）编程入核时钟设置寄存器。 6）按存贮器频率设置LCD控制器和存贮器控制器。;;三种复位方式： 1、硬件复位 2、Watchdog复位 3、GPIO复位 ; 在nRESET脚上加低电平，将进入硬复位状态。这时仅3.6864MHZ振荡器处于工作状态，停止内部时钟，所有引脚处于复位状态，将丢失所有动态RAM的内容，从nRESET_OUT输出低电平。在退出复位前，所有电源必须稳定。在nRESET脚变为高时，退出硬件复位，将： 1）等待3.6864MHZ振荡器和PLL时钟发生