硬件课程设计.ppt

硬件课程设计 ;设计要求：;考核方式：;;第1章 在系统可编程集成电路基础 1。1概述 1。2 在系统可编程逻辑器件的结构 1。2。1 ispLSI1016的结构 1。2。1。1 芯片结构 1。2。1。2 功耗与延迟时间 1。2。2 ispLSI1016编程接口和编程 1。编程接口 2。编程下载操作;第1章在系统可编程集成电路基础;;;;;第1章 在系统可编程集成电路基础 1。1概述 1。2 在系统可编程逻辑器件的结构 1。2。1 ispLSI1016的结构 1。2。1。1 芯片结构 1。2。1。2 功耗与延迟时间 1。2。2 ispLSI1016编程接口和编程 1。编程接口 2。编程下载操作;1。2 在系统可编程逻辑器件的结构;;2。可在系统编程，灵活性强 3。高集成度： ispLSI1000系列：等效PLD门密度2000-8000 ispLSI2000系列：等效PLD门密度1000-8000 ispLSI3000系列：等效PLD门密度7000-20000 ispLSI5000系列：等效PLD门密度12000-24000 ispLSI8000系列：等效PLD门密度25000-45000 4。低功耗：供电电压：5V、3.3V、2.5V、1.8V;;第1章 在系统可编程集成电路基础 1。1概述 1。2 在系统可编程逻辑器件的结构 1。2。1 ispLSI1016的结构 1。2。1。1 芯片结构 1。2。1。2 功耗与延迟时间 1。2。2 ispLSI1016编程接口和编程 1。编程接口 2。编程下载操作;1。2。1 ispLSI1016的结构;;;;第1章 在系统可编程集成电路基础 1。1概述 1。2 在系统可编程逻辑器件的结构 1。2。1 ispLSI1016的结构 1。2。1。1 芯片结构 1。2。1。2 功耗与延迟时间 1。2。2 ispLSI1016编程接口和编程 1。编程接口 2。编程下载操作;1。2。1。1 芯片结构 ispLSI1016 逻辑器件从结构上看: 是由以下5个大部分组成： 16个通用逻辑块 GLB (Generic Logic Block ), 输出布线区 ORP（ Output Routing Pool ）， 全局布线区 GRP（Global Routing Pool）， 输入\输出单元 (I\O Cell) 时钟分配网络 CDN（Clock Distribution Network） ispLSI1016 逻辑器件共有两个组合模块（Megablock）。 每个组合模块由5个部分组成： 8个GLB (Generic Logic Block ), 1个ORP ( Output Routing Pool )， 16个输入\输出单元 (I\O Cell) 2个专用输入 ( Dedicated Input) 1个公共乘积项输出使能;;1）与阵列（20个与项） 16个输入 来源于全局布线区GRP（Global Routing Pool），即可以来自 于外引脚也可以来自于反馈信号。 2个输入 来源于专用的输入（Dedicated Input）引脚。 2）或阵列（乘积共享区）4个或门，有4种连接模式： （1）标准模式： 图1—5 ，或门起作用，可灵活连接到输出。 （2）直通模式： GLB乘积项的直通模式 图1—7 ，将乘积项的输出直接连接到GLB，速度快。 （ 3）异或逻辑模式： 图1—8 ，利用异或门和D触发器可以构成T，JK触发器；组成计数器，累加器，比较器等。 （4）混合模式： （2）和 （ 3）两种模式的组合： 图1—9 ，时钟分配网络控制可来自：CLK0，CLK1，CLK2，或GLB中的任 意一个乘积项。;;2。输出布线区（ORP） 见图1—10 功能：用于输出控制。 任何一个GLB的输出端都能够通过输出布线区（ORP）与 I/O相连，将各GLB的输出灵活的连接到输出管脚上。 即可实现不改变芯片引脚的外部连线，通过修改输出布线 区的布线逻辑，使该引脚的输出信号符合设计要求。 注意：连接有限制；