粒子加速器定时系统组件设计.pdf

摘要

摘要

兰州重离子加速器装置（HeavyIonResearchFacilityinLanzhou,HIRFL）

由离子源ECR、扇聚焦回旋加速器SFC、分离扇回旋加速器SSC、放射性束流分

离线RIBLL1和RIBLL2、冷却储存环主环CSRm和实验环CSRe等主要设施组

成。其设备种类多、分布范围广，为实现装置设备的精确时序控制，需要研制符合

设计需求的定时系统。本文针对定时系统需求，进行了定时系统组件的硬件设计以

及定时系统扇出器的逻辑功能设计。

本文针对定时系统涉及设备种类多，接口各异的问题，使用FMC(FPGA

MezzanineCard)连接器将定时系统组件的硬件设计分为核心功能板和输入输出

(I/O)接口板。核心板根据定时系统的需求，进行模块化设计，其涉及的器件种类

多，功能复杂，设计难度高，但结构相对固定。I/O接口板需要根据不同设备的接

口需求进行不同的设计，但其功能相对单一，设计实现难度较低。通过这种方式核

心功能板是固定的，不同的接口只需要更换对应的I/O接口板，有利于硬件的版

本迭代，实现了稳定的硬件板卡设计。在硬件板卡的PCB设计上，严格按照器件

布局布线规则设计，确保硬件板卡的稳定性和信号完整性，同时，严格控制I/O接

口引脚等长布线，确保了时序信号输出的一致性。

本文也设计了一种自校准信号扇出方法。采用TDC(Time-to-DigitalConverter)

技术测量多路扇出信号的往返传输时间，计算与基准信号的时间偏差，实时更新延

迟参数，并通过延迟链电路实现信号高精度的输出延时，对时间偏差进行补偿，使

定时信号能够同时传输到加速器设备。通过最后的测试验证，表明该方法可以解决

传输链路必须等长的问题，同时因现场其他因素造成的时间偏差也会计算在内，并

进行补偿，提高了整个设备的可靠性。

关键词：定时系统；硬件设计；FPGA；扇出器；TDC

I

Abstract

Abstract

TheHIRFL(HeavyIonResearchFacilityinLanzhou)comprisesmainfacilitiessuch

astheelectroncyclotronresonanceionsource(ECR),sectorfocusingcyclotron(SFC),

separatedsectorcyclotron(SSC),radioactiveionbeamline(RIBLL1andRIBLL2),

coolerstoragering(CSRm),andexperimentalring(CSRe).Duetothediverseequipment

typesandwidedistributionrange,aprecisetimingcontrolsystemisrequiredtoachieve

accuratetimingcontrolofthefacilitysequipment.Thisthesisaddressesthetiming

systemrequirementsbyconductinghardwaredesignoftimingsystemcomponentsand

logicalfunctiondesignofthetimingsystemfan-outunit.

Consideringthemultitudeofequipmenttypesanddiverseinterfacesinvolvedinthe

timingsystem,thehardwaredesignoftimingsystemcomponentsisdividedintocore

functionboards