第七章中规模集成电路.ppt

; 数字集成电路器件分类; 集成电路由SSI发展到LSI和VLSI，单片的功能大大提高。在SSI往往是器件（如门电路或触发器），在MSI中是逻辑构件的集成（如多路器、加法器等），而在LSI、VLSI中则是一个数字子系统或整个数字系统的集成。;;7.1.1 加法器;2. 全加器; Ci;二、加法器;如何提高加法器的运算速度? 必须设法减小或去除由于进位信号逐级传送所花费的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。 ;;设两个加数A=A4A3A2A1 , B=B4B3B2B1, 其逻辑表达式：; 令 Gi ＝ AiBi ， Pi＝ Ai⊕ Bi ，则 Ci ＝ Gi ＋ Pi Ci-1 采用递推公式，进位表达式为： C1 ＝ G1 ＋ P1C0 C2 ＝ G2＋ P2 C1 ＝ G2＋ P2 G1＋ P2 P1C0 C3 ＝ G3＋ P3 C2 ＝ G2＋ P3 G2 ＋ P2 P1G1 ＋ P3P2 P1C0 C4＝G4＋ P4 C3 ＝ G4＋ P4 G3＋ P4 P3 G2＋ P4 P3 P2G1 ＋P4 P3P2 P1C0 各位和的输出为： Si ＝ Pi ⊕ Ci-1;S4;S4;例 用4位二进制并行加法器设计一个4位二进制并行加法/减法器。 ; 可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能。 ;实现给定功能的逻辑电路图如下： ;图译码器电路示意图;2线－4线译码器逻辑图、功能表、逻辑符号;2:4线译码器; A2、A1、A0 --- 输入端； --- 输出端； --- 使能端。 ;74138译码器真值表;; 用译码器74LS138实现如下逻辑函数 ;而当地址码为1111时，第15条输出线上Y14为高电平，其余线上为低电平。;; 多路选择器和多路分配器是数字系统中常用的中规模集成电路。其基本功能是完成对多路数据的选择与分配、在公共传输线上实现多路数据的分时传送。 此外，还可完成数据的并串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。; 数据选择器是一种多路输入、单路输出的逻辑构件。;D1;0;0 D0 D1 D2 D3;2．典型芯片 ;例 用多路选择器实现以下逻辑函数的功能： F(A,B,C)=∑m(2,3,5,6) ;用8路选择器实现给定函数的逻辑电路图，如下图所示。 ;例 假定采用4路数据选择器实现逻辑函数 F(A,B,C)=∑m(2,3,5,6) ; 显然，要使4路选择器的输出W与函数F相等，只需 、 、 、 。据此，可作出用4路选择器74153实现给定函数功能的逻辑电路图。;终端 0;f0=Dm0;[例] 利用数据选择器和数据分配器设计实现 8 路数据传输的逻辑电路。;终端 0;DATA BUS;例：利用DMUX和MUX设计一个实现8路数据传输的逻辑电路。;例：分析下图所示用8路数据选择器构成的逻辑电路，写出逻辑表达式。 ;例：某机床共有4个电气开关（断为0，通为1），每一开关控制一个机器动作，生产某零件需8道工序，每道工序的开关通断列表如下，要求设计开关K2的组合电路，写出K3的方程，并用一块3-8线译码器（74LS138）及适当门电路实现。;例：用一片74LS151八路选择器设计成一个三人的多数表决器，写出解题步骤并画出电路图。 ;7.2.1 计数器 ;　2．计数器的种类 ;①CR=0时异步清零。; U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0～D3是并行数据输入端；Q0～Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT＝0，CO/BO＝1时，RC＝CP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。;1、用同步清零端或置数端归零构成N进置计数器;（1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或 置数控制端信号的逻辑表达式。 （3）画连线图。;用74LS163来构成一个十二进制计数器。;D0～D3可随意处理;用74LS191来构成一个十二进制计数器。;用74LS163来构成一个十二进制计数器。;00; 同步计数器有进位或借位输