基于UVM的网络数据包解析器的验证研究-通信与信息系统专业论文.docx

RESEARCH ON THE VERIFICATION OF NETWORK PACKET PARSER BASED ON UVM METHLODOGY A Master Thesis Submitted to University of Electronic Science and Technology of China Major: Communication and Information System Author: Lei Ting Advisor: Associate Prof. Guo Zhiyong School: Communication and Information Engineer   独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日   摘 要 超大规模集成电路的发展，使得芯片的集成度和功能设计复杂度日益增大， 这使芯片的功能验证面临极大的挑战。传统的功能验证由于测试用例开发周期长， 功能覆盖不全面，可重用性差和验证效率低等诸多不足，已经成为集成电路（IC） 设计发展的瓶颈。寻求新的验证方法已经迫在眉睫。Accellera 组织推出的通用验 证方法学（UVM）改进了传统功能验证的不足，提升了验证的效率，引领着 IC 验 证的发展方向。本文以网络数据包解析器为原型，采用 SystemVerilog 验证语言， 设计实现了基于 UVM 验证方法学的验证平台，并且要求代码覆盖率达到 95%以 上，功能覆盖率达到 100%。 首先，分析了三种主流的功能验证技术：基于事务的验证、基于覆盖率驱动 的验证和基于断言的验证，它们相对于传统功能验证有着明显的优势；然后分析 了 SystemVerilog 语言相对于 Verilog 语言和 SystemC 语言具有支持覆盖率、断言、 随机验证、完善的异常测试和优秀的内存管理机制等优点；UVM 将三种验证技术 的优势和 SystemVerilog 语言的优点相结合，形成了层次化的树形结构和稳健的工 作机制。最后利用 UVM 的这些特点，对网络数据包解析器的功能需求进行分析， 提出了一个适用于该解析器的功能验证的系统验证方案，并设计出 UVM 验证平台 的总体架构。 其次，根据平台的总体架构，设计实现了 UVM 验证平台的各个组件。重点对 序列和参考模型这两个核心组件的实现进行了详尽的阐述。其中针对不同测试用 例情形（随机验证和定向验证），序列分别产生了四类数据帧：短数据帧、长数据 帧、混合数据帧和错误数据帧。并在参考模型中实现一个具有相同功能特性的参 考解析器作为待测设计（DUT）的比对标准。另外，为实现解析器的完备的功能 验证，在监视器组件中结合待解析协议类型设计实现多个功能覆盖点来统计分析 其功能覆盖率。 最后，结合随机验证和定向验证这两种测试用例情形的优势，完成了对 DUT 的功能仿真验证，分析了 UVM 验证平台的性能。本文解析器的代码覆盖率达到 98.96%，功能覆盖率达到 100%，表明 UVM 验证平台实现了对解析器完备的功能 验证，解析器的解析功能也是正确可靠的。 关键词：功能验证，SystemVerilog，UVM，数据包解析器，覆盖率  ABSTRACT The rapid development of VLSI increases the integration of chip and the complexity of chip design which has made a great challenge for functional verification work. The traditional functional verification method has many defects in reusability, verification efficiency, the function coverage and so on. So