本科毕设论文_eda课程设计报告dds直接数字合成器设计.doc

EDA课程设计报告 DDS直接数字合成器设计 姓 名： 班 级： 学 号： 指导老师： 日期： 华南农业大学电子工程学院 电子信息工程系 摘 要 本文主要研究了基于直接数字合成器（Direct Digital Synthesizer）技术的波形发生器（Arbitrary Waveform Generator）的整体方案和核心部分的硬软件设计。同时，对整个系统的性能进行了理论分析。 文中讨论了DDS的基本概念和理论，在理论研究的基础上，设计了整个系统的完成方案，用复杂可变成逻辑器件（CPLD）完成了DDS主要部分的设计，其中涉及到软件设计的部分都进行了仿真和说明，从完成电路的性能和综合指标看，基本达到了课题的要求。 关键字：直接数字合成 波形发生器 目 录 1方案比较与选择 2 1.1 方案选择 2 1.2 方案比较 2 2 DDS原理 2 2.1 DDS基本结构 2 2.1 DDS工作原理 3 3 DDS硬件设计 5 3.1 创龙FPGA开发板 5 3.2 TL5724-DAC模块 5 4 DDS软件设计 6 4.1 DDS驱动代码编程 6 4.2 Testbench与ISIM仿真 7 5仿真及下载 7 5.1 调试 7 5.2 仿真 7 5.3 下载 7 6讨论及进一步研究建议 8 7课程设计心得 9 Abstract 10 参考文献 10 附录 11 1．方案比较与选择 1.1方案选择 （1）CPLD,FPGA实现。 （2）采用分立IC电路系统实现,一般有CPU,RAM,ROM,D/A,CPLD,模拟滤波器等组成。 （3）采用高性能DDS单片电路的解决方案。 1.2方案比较 因为本次实验要求是： （1） 实现锯齿波、正弦波、方波的输出。 （2） 实现频率可调，如调节频率倍数10。 （3） 用Verilog HDL语言对此DDS发生器进行建模。 （4） 用Xilinx ISE14.7开发套件进行仿真测试。 基于广州创龙公司提供的FPGA开发板，我们选择使用上述方案一。 2．DDS原理 2.1 DDS基本结构 直接合成法是用一个或多个石英晶体振荡器的振荡频率作为基准频率，由这些基准频率产生一系列的谐波，这些谐波具有与石英晶体振荡器同样的频率稳定度和准确度；然后，从这一系列的谐波中取出两个或两个以上的频率进行组合，得出这些频率的和或差，经过适当方式处理（如经过滤波）后，获得所需要的频率。 DDS 是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。直接数字式频率合成器（DDS）是从相位概念出发直接合成所需波形的一种新的频率合成技术，由相位累加器、波形 ROM、D/A 转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于 ROM 的地址线位数，幅度量化噪声取决于 ROM 的数据位字长和 D/A 转换器位数。结构框图如图1所示。 图1 2.2 DDS工作原理 DDS 的基本原理是利用采样定理，通过查表法产生波形 [1]。由于， （2-1） 其中Δθ为一个采样间隔 T 之间的相位增量，采样周期，即： （2-2） 控制Δθ就可以控制不同的频率输出。Δθ是由频率控制字 M 控制的，即： （2-3） 所以改变 M 就可以得到不同的输出频率。 该 DDS 系统的核心是相位累加器，它由一个 N 位加法器和一个 N 位相位寄存器级联构成。它的作用是在基准时钟源的作用下进行线性累加，当产生溢出时便完成一个周期，即 DDS的一个频率周期。加法器将频率控制字 M 与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此，可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是 DDS 输出的信号频率。用相位累加器输出的数据作为波形存储器（ROM）的相位取样地