《四音频输出选择器的VHDL设计与实现.doc

实验三 四音频输出选择器的VHDL设计与实现 [实验目的] 1. 熟悉QuartusⅡ的VHDL文本设计流程; 2. 学习简单组合电路设计、多层次电路设计; 3. 锻炼采用VHDL语言进行系统设计的能力。 [实验仪器] Pentium PC机 、 EDA实验箱 各一台 Quartus II 6.0软件 [实验内容] Quartus II 6.0软件平台不仅有图形编辑器，还包含一个文本编辑器，该编辑器接受用硬件描述HDL编写的文本设计文件。 要求采用VHDL语言设计四音频输出选择器并在EP1C3T144C8芯片上实现其功能。 在QuartusⅡ平台下完成四音频输出选择器底层VHDL设计、输入、编译综合及仿真, 波形验证。 四音频输出选择器原理图参见图5.1. 1) 反相器,触发器,divider8分频器模块,2)二选一多路选择器,mux4to1四选一多路选择器模块 2 完成四音频输出选择器顶层VHDL源程序设计、编辑、编译综合、仿真工作及引脚锁定（此文件与已设计好的底层文件应在同一文件夹中），并在EDA实验系统上进行下载及硬件测试，验证设计功能。 [实验原理] 图5.1给出了四音频输出选择器原理图。 根据系统设计要求，采用层次化的VHDL的结构描述设计方法。 系统顶层定义分频模块和四选一多路开关模块两个元件，采用元件例化语句完成结构描述。分频器产生四个音频信号由四选一多路开关的控制信号S1 S0的编码选择输出。分频器模块由三个D触发器和三个反相器组成，可采用生成语句描述；四选一多路开关由三个二选一多路开关组成,可用元件例化语句完成结构描述。 下面给出了反相器、触发器、分频器、2选一多路选择器及4选一多路选择器的元件图。 图5.5 2选一多路选择器 图5.6 4选一多路选择器内部结构 图5.7 4选一多路选择器 [实验步骤] 一、设计反相器 （一） 建立工作库文件夹和编辑设计文件 1. 建立工作库文件夹 利用Windows资源管理器新建一个文件夹，该文件夹建于D盘中，注意：文件夹名不能用中文，也最好不要用数字。 2. 编辑VHDL源文件 打开Quartus II，选择菜单File→New。在New窗口中的Device Design Files中选择编译文件的语言类型 “VHDL File”，单击OK按钮，进入VHDL文本编辑窗口。输入反相器VHDL源程序。 library ieee; use ieee.std_logic_1164.all; entity inv is port(a:in std_logic; y:out std_logic); end inv ; architecture one of inv is begin y=not a; end one; 3. 文件存盘 完成输入后，选择File→SaveＡs命令, 找到新建立的文件夹,将该VHDL文件存盘,存盘文件名应与实体名一致。假如我们设置的文件夹为D：\quar\sy5(此为路径与文件夹名), 反相器的文件名为inv (与程序实体名一致). 4. 创建工程 （1）当出现问句”Do you want to create…”时,若单击“是”按钮，则直接进入创建工程流程，弹出New Project Wizard对话框。或选择菜单”File→New Project Wizard, 弹出New Project Wizard对话框。第一栏已自动选定，第二栏输入inv的当前工程名字；第三栏同时显示inv。 将设计文件加入工程中，单击下方的Next按钮，弹出Add Files对话框，单击Add　All按钮，将有关设计文件加入到当前工程中，在此，只须将源文件inv.vhd加入即可。 选择目标芯片。单击Next按钮，选择目标芯片为： Cyclone系列 EP1C3T144C8。 工具设置（选择综合器和仿真器）。单击当前对话框中的Next按钮，在弹出的EDA工具设置窗口EDA Tool Settings，有三个选择项，都选择设置为“NONE”（即不作任何打钩选择），表示都选Quartus II中自带的所有设计工具。 （5） 结束设置。点击Next按钮后，弹出“工程设置统计”窗口，上面列出了此基本内容工程相关设置情况。点击Finish按钮，即完成了当前工程的创建。在左上边的Project Navigator窗口显示本工程项目的层次结构和各层次的实体名。 （二） 编译 (1) 选择FPG