基于多级放大结构的高速低功耗时间数字转换器设计.pdf

北京大学学报(自然科学版) 第 54 卷 第 2 期 2018 年 3 月 Acta Scientiarum Naturalium Universitatis Pekinensis, Vol. 54, No. 2 (Mar. 2018) doi: 10.13209/j.0479-8023.2017.145 基于多级放大结构的高速低功耗时间数字转换器设计 1 2,† 1 1 1 范传奇 贾嵩 王振宇 严伟 吴泽波 1. 北京大学软件与微电子学院 , 北京 100871; 2. 教育部微电子器件和电路重点实验室 , 北京大学信息科学技术学院 , 北京 100871; † 通信作者 , E-mail: jias@pku.edu.cn 摘要 提出一种多级放大时间数字转换器新型结构。该结构由粗测和细测组成, 粗测部分利用延时链得到小 于一个延时单元的关键余量, 并设计了面积小、功耗低的关键余量选择逻辑。细测部分 , 利用两倍时间放大 器和过半判断器从高位到低位依次产生4位二进制码。在 SMIC 65 nm工艺下仿真, 新型结构的分辨率为 1.44 ps, 量程为736 ps, 转换速度可达470 MS/s, 在 100 MHz频率下, 平均功耗仅为 1.3 mW。对两倍时间放大器设 计了校准电路, 提高了抵抗PVT 的能力, 得到良好的积分非线性。 关键词 时间数字转换器; 时间放大器; 高速; 低功耗 中图分类号 TN453 Design of a High Speed Low Power Time-to-Digital Converter Based on Multi-stage Amplification Structure 1 2,† 1 1 1 FAN Chuanqi , JIA Song , WANG Zhenyu , YAN Wei , WU Zebo 1. School of Software and Microelectronics, Peking University, Beijing 100871; 2. Key Laboratory of Microelectronics Devices and Circuits (MOE), School of Electronics Engineering and Computer Science, Peking University, Beijing 100871; † Corresponding author, E-mail: jias@pku.edu.cn Abstract The authors present a time-to-digital converter based on multi-stage amplification structure. This structure consists of coarse stage and fine stage. Coarse stage utilizes delay line to get the res