FPGACPLD设计与实现UART.doc

目录 摘 要 3 1、FPGA的设计方法及软件平台 3 1.1设计方法 3 1.2设计平台 4 2、设计需求 4 3.设计方案 5 4、课题背景与现实意义 5 5、UART 的工作原理 6 6、 UART芯片的性能指标 7 6.1 衡量UART的性能指标 7 6.2可编程逻辑块CLB 7 6.3 输入输出块I/0 8 6.4可编程互连资源PI 8 7、UART的设计分析 8 7.1 UART设计概述 8 7.2 UART设计整体结构 9 7.2.1 顶层模块设计 9 7.2.2 波特率发生模块设计 10 7.2.3 接收模块设计 10 7.2.4 发送 12 8、UART设计的仿真与验证 14 8.1顶层程序与仿真 14 8.1.1顶层程序 14 8.2 波特率发生器程序与仿真 16 8.2.1 波特率发生器VHDL程序 16 8.2.2程序仿真 17 8.3 UART发送器程序与仿真 17 8.3.2 UART发送器的仿真波形 18 8.4 UART接收器程序与仿真 18 8.4.1 UART接收器VHDL程序 18 8.4.2 程序仿真 20 9、实验效果图 20 9.1 结果： 20 9.2 满足要求 21 10 结语 21 11 参考文献 21 基于FPGACPLD设计与实现UART 物电学院 电信（职教）专业 2009级 谭久刚 指导教师 谭久刚 摘 要：通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种广泛应用于短距离、低速、低成本通信的串行传输接口。UART允许在串行链路上进行全双工通信。常见的串行接口芯片能够实现比较全面的串行通信功能。而在实际应用中。本文提出一种采用可编程器件FPGA实现UART功能的方法。使用Quartus Ⅱ自带的仿真器对各模块进行功能仿真和时序仿真，实现了发送、接收等功能，验证了结果，表明设计正确，功能良好，符合设计要求。 关键字：UART;QUARTUS II;FPGA 1、FPGA的设计方法及软件平台 1.1设计方法 传统的数字逻辑设计手段是采用原理图输入的方式进行的，当时所做的复杂数字逻辑电路及系统的设计规模比较小相对而言也比较简单，其中用到的FPGA或ASIC设计工作往往只能采用厂家提供的专用电路图输入工具来进行。为了满足设计性能指标，工程师往往需要花费很长时间进行手工布线并且还得非常熟悉所选器件的内部结构和外部引线特点，才能达到设计要求。这种低效率的设计方法大大延长了设计周期。设计往往是从功能描述开始的。设计人员首先要考虑规划出能完成某一具体功能、满足产品系统设计要求地某一功能模块，利用某种方式把功能描述出来，通过功能仿真以验证设计思路地正确性。当所设计功能满足需要时，再考虑以何种方式完成所需要的设计，并能直接使用功能定义地描述。这就是自顶而下的设计方法，简单分为功能定义、设计输入、功能仿真、逻辑综合、综合后仿真、布局布线、布局布线后仿真、下载验证等8个步骤[9]。 1.2设计平台 本课题，逻辑设计使用的软件为Altera公司的Quartus II。Quartus II的主要特点：Quartus II是一个集成环境，可以完成整个FPGA开发过程。Quartus II集成了很多著名的FPGA设计工具，根据设计流程合理应用这些工具，会使工程师的设计工作如鱼得水。 Quartus II界面风格简洁流畅，易学易用。Quartus II的界面秉承了可视化编程技术。界面根据设计流程而组织，整个设计过程只需按照界面组织结构依次点击相应的按钮或相应的选项即可。 强大的设计辅助功能。Quartus II秉承了Altera设计软件的强大辅助功能。在编写代码时可以使用编写向导生成文件头和模块框架，也可以使用语言模板帮助编写代码。在图形输入时可以使用辅助项帮助设计原理图。另外，Quartus II可以方便地生成IP Core(IP核)与高效模块为用户所用，大大减少了设计者的工作量，提高了设计效率和质量。Quartus II的集成工具主要分为设计输入工具、综合工具、仿真工具、实现工具和辅助设计工具等5类、HDL Editor可以完成设计电路的HDL语言的输入，能根据语法来彩色显示关键字；自带仿真器做仿真，特点是仿真速度快，仿真精度高；综合能力强。 2、设计需求 UART（通用异步收发器）是最为经典的串行通信接口，也是FPGA应用中常用的基本模块。本设计要求在FPGA中实现UART的基本功能，满足9600bps波特率，8位数据，1位停止位，无校验和流控的基本指标。通用异步收发器(Universal AsynchrONous Receiver／Transmitter，UART)可以和各种标准串行接口，如RS 232和R