数字电子技术（课程设计）实验报告.doc

数字电子技术实验报告 0 - 数字电子技术实验报告 数字电子技术课程设计实验报告 设计题目：多功能数字钟的设计、仿真 学 院：信息技术学院 姓 名： 学 号：8 专业班级：计算机科学与技术系（2）班 指导教师： 设计时间：2011-12-19——2011-12-22 目录 设计目的2 设计要求和设计指标2 设计内容2 3.1、数字钟电路工作原理2 3.1.1、总体设计3 3.1.2 、秒信号发生器5 3.1.3 、分信号发生器5 3.1.4、时计时器5 3.1.5、校时电路6 3.1.6、整点报时电路6 3.1.7、闹钟电路8 3.1.8、主要仪器及器件9 3.2仿真结果与分析9 3.2.1、分析9 3.2.2、仿真图9 四、实验过程中遇到的问题及解决方法10 五、总结11 六、主要参考文献11 设计目的 掌握掌握多功能数字钟的工作原理。 掌握基本逻辑门电路、译码器、数字分配器、数字选择器、数值比较器、触发器、计数器、锁存器、555定时器、的常用的数字电路的综合设计方法。 熟悉用Proteus软件进行数字电路仿真设计的方法。 了解用Altuium Designer软件进行PCB设计的方法。 熟悉复杂数字电路的安装、测试方法、提高实验技能，增强工程实践能力。 设计要求和设计指标 (1)基本功能 ◆具有“秒”“分”“时”计时和显示功能。 小时按24小时计时制。 ◆校时功能，能够对“分”“时”进行调整。 (2)扩展功能 ◆具有正点报时功能. ◆闹钟功能. 三、设计内容 ◆3.1 数字钟电路工作原理 数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图⑴如下: 数字电子钟系统框图 图 1 ·3.1.1、总体设计 图 2 3.1.2、秒信号发生器 利用555定时器构成的多谐振荡器发生产生1KHZ信号，经1000分频后得到 图 3 3.1.3、分秒计时器 分、秒计数器为模60的计数器。 3.1.4、时计时器 时计数器是一个24小时制的计数器，当数字钟运行到23h59min59s时，秒的个位计数器再输入一个秒脉冲，数字钟应自动显示出00h00min00s。 3.1.5、校时电路 图 4 首先使用数字钟，或当数字钟计时时出现误差时，必须对时间进行校正，通常叫做“校时”，校时是数字钟的基本功能，一般要求能对时和分进行校对。对校正电路的要求是在小时校正时不影响分、秒的正常计数，在分校正时不影响秒和时的正常计数。 3.1.6、整点报时电路 仿广播电台整点报时电路设计,每当数字钟计时快到整点时发出响声,四低一高并且以最后一声高音结束的时刻为整点时刻。 Cp/s Q3 Q2 Q1 Q0 功能 50 0 0 0 0 51 0 0 0 1 发低音 52 0 0 1 0 停 53 0 0 1 1 发低音 54 0 1 0 0 停 55 0 1 0 1 发低音 56 0 1 1 0 停 57 0 1 1 1 发低音 58 1 0 0 0 停 59 1 0 0 1 发高音 00