基于TMS320C6713和FPGA的高速实时采集系统的设计与实现.pdf

采集系统的设计与实现 林林，侯春萍，闫浩，柳鑫，林牲 (天津大学电子信息工程学院，天津300072) 摘要：介绍了基于TMS320C6713和Altera 在一定的算法复杂度的情况下，对信号的采样频率可达到6MHz，该方案完全可以满足大多数场合对 数据采集及处理的精确度和实时性的要求。 EP2C20F256 关键词：TMS320C6713 高速实时采集 高速实时采集处理系统是现代以微处理器为核心 址(8、16、32bit数据)。 的各种控制、实时监控、实时信号处理系统的核心组成 部分。由于在控制、实时监控等领域对所监控信号精确 级数据缓存，64KB二级缓存。 度的要求越来越高，所以这种系统必须可以提供高速的 采样速率，以满足在一定的时间内可以采集更多个采样 用同步触发事件，使得EDMA可以被外设中断、EDMA 点的要求，使采样系统更加精确。同时，又由于一些应用 传输完成等事件触发。 对于实时性的要求，系统必须在满足高速采样的条件 下，还可以对信号进行快速、实时地处理。针对以上问题 本文提出了一种既能满足高速采样要求，又能提供实时 接，一共有256M可寻址范围。 处理能力的数据采集处理系统的设计方案。 IIFPGA 该方案根据实际要求，采用了美国德州仪器公司推 出的TMS320C6713作为核心处理器。TMS320C6713是德 州仪器公司推出的一款浮点型高性能DsP，主频为 167MHz，处理能力达到1200MFOLPs。其主要特点如下…：计了复杂的逻辑，充分利用了FPGA的优势，使尽可能 (1)采用了超长指令字(VUW)体系结构，有8个独多的工作软件化，这样无论调试还是修改都极为方便。 立功能单元，32个32bit通用寄存器，一个时钟周期同 时执行8条32bit指令，且所有指令都是条件指令。 接收数据的缓存，这样可以减少外部对DSP的中断次 (2)硬件支持IEEE的单精度和双精度指令，字节寻数，提高DSP处理的效率。此外，还有与DSP接口的外 (接上页) 到偏移量，从而最终得到正确的解码数据。(格式如表2 码模块是完全可以胜任的。 和表3所示)。 参考文献 另外，由于MP3编码中对绝对值小于等于15的量 化值直接编码，对绝对值大于15的量化值采用ESC(附清华大学出版社，2005：275～388 2TMs320Vc5509AFixed—Point Data 加值)编码，所以在得到加码数据后还需判断是否要为 DigitalSigIl“Processor M舳ual．Texas Instmments 其添加附加值和符号位。详细的解码流程如图2所示。 Incorporated，2005：13～50 3TMs320c55xDSP Guide·TexasInstmments MP3解码的主要运算量集中在霍夫曼解码、反量 Pmgmmmer’s 化、IMDCT、子带合成四个运算模块，而霍夫曼解码占整 1ncolpo哪ed，删1：4州4 个运算量总和的1／5。利用ccs的P础le工具对 44·1kHz采样率、128kbps比特率的MP3数据进行运算复 5王潮营．基于DsP的MP3解码器的研究与实现(硕士学 杂度的估算，可得本系统的解码模块消耗的运算量为 位论文)．哈尔滨：哈尔滨工程大学信息与通信工程学院， 1．3MIPS。由此可知，对于每秒解50帧以上的实时解码， 2004：9～25 (收稿日