基于多核处理器的高性能IPSec软件架构的研究.pdf

第3l卷 第5期 武汉理3-大学学报(骞翌鍪差) V01．3lNo．5 2007年10月 JournalofWuhan of Oct．2007 UniversityTechnology (TransportationScience＆Engineering) 基于多核处理器的高性能IPSec软件架构的研究。 蒋汉平李腊元 (武投理工大学计算机科学及技术学院武汉430063) 摘要，随着网络的发展，高性能的安垒应用在构建未来网络系统中发挥着越来越重要的作用；同 时，基于网络处理器成功构建一个安全网络系统的关键，在于网络处理器软件系统的设计与开发， 其棱心问题就是要安全软件系统充分发挥罔络处理器是活性和高性能的特点．针对目前最为先进 的OCTEoN基于MIPS64的多核处理器，结台多核技术设计了高性能的IPScc软件架构并进行验 证，给出了基于选定硬件平台上的IPSec的测试方案和性能数据． 关键词：IPScc，多核同络处理器}数据平面；快速通道 中围法分类号tTP302．7 0引 言 业界第一款MIPS64第二版的实现，5级流水线、 双指令超标量体系结构，成熟的预取和优化的缓 随着Internet的日益普及，保障IP传输的安 存和内存延时．每个处理器有1个或者2个带有最 全性成为一个突出的问题．IPSec协议是由Inter- 多256kBL2缓存和丰富接口的cnMIPS核心，处 net工程任务组(IETF)开发的开放标准框架，主 要对在网络层、对等层设备之间传输的数据流进 理器的主频从300MHz到550MHz，最大功耗的 行保护和认证[1～． 范围是从2～7W，同时性能范围是从几百兆到 在通信网络日益复杂，新业务大量涌现的形 2Gb／s的吞吐量．oCTEON多核处理器的芯片 势下，作为网络设备核心单元的网络处理器面临 架构如图1所示． 更大的挑战．为了突破下一代网络、无线、控制和 OcTEON处理器将数据平面和控制平面的 存储应用对特性和性价比的需求，新的SoC集成 处理整合到单芯片解决方案中．处理器使用标准 c／c++软件编程模型以多吉位速率运行，能够 了专门定制的MIPS64处理器和业界最先进的多 层应用加速和安全处理硬件阻“．目前推出的基于 处理范围在2至10Gb／s的竞争数据吞吐量，并且 能够以高达20M信息包／s的速度执行互联网协 MIPS64的2—16核处理器满足了下一代IP网络的 议转发． 需求，为高性能的IPSec软件架构的分析实现和 测试提供了支持． 1．2 IPSee软件架构设计 IPSee由密钥交换和数据报文处理过程组 1高性能IPSec架构设计分析 成，从软件架构上看，报文的处理过程是在Linux 的内核空间内完成，而密钥协商和交换的过程则 1．1高性能硬件基础平台 是在用户空间内处理的．结合硬件基础平台的数 在本设计方案的验证平台上，采用了目前业