EDA技术和工具第八讲解析.ppt

EDA 技术和工具 Electronic Design Automation: Techniques and Tools 测试设计（DFT - Design For Testability） 熊晓明 xmxiong@gdut.edu.cn 2013年 contents 集成电路设计和EDA ASIC设计流程 前端设计 工艺库 HDL 逻辑综合与优化 各项设计指标的平衡（trade-off） 测试设计（DFT） 后端设计（layout） 实体综合（physical compiler） ECO和Manual Editing 动态时序仿真 静态时序分析 版图验证（Design Rule Checking) 测试设计（DFT） 感谢： Prof. Prof. Kurt Keutzerand Mukul Prasad of UC, Berkeley Prof. K-T Cheng of UC, Berkeley Prof. Srinivas Devadas of MIT 参考书 VLSI Test Principles and Architectures: Design for Testability 作者：Laung-Terng Wang，Cheng-Wen Wu，Xiaoqing Wen 参考书 Test and Design-for-Testability in Mixed-Signal Integrated Circuits José Luis Huertas Springer, 2004年10月18日 - 298 页 参考书 System-On-Chip Test Architectures: Nanometer Design for Testability Laung-Terng Wang, Charles E. Stroud, Nur A. Touba Elsevier Science Limited, 2008 - 856 页 可测性设计引言 微电子学迅速发展 集成电路规模迅速膨胀 电路结构越来越复杂 芯片管脚封装的密度越来越高 测试介绍 测试：就是检测出生产过程中的缺陷，并挑出废品的过程。 测试的基本情况：封装前后都需要进行测试。 测试与验证的区别：目的、方法和条件 测试的难点：复杂度和约束。 可测性设计：有利于测试的设计。 可测性设计简介 大量故障变的不可测，因此过去由设计人员根据所完成的功能来设计电路，而测试人员根据已经设计或研制完成的系统和电路来制定测试的方案的传统做法已不适应实际生产的要求。 功能设计人员在设计系统和电路的同时，必须考虑到测试的要求，即衡量一个系统和电路的标准不仅有实现功能的优劣，所用器件的多少，而且还要看所设计的电路是否可测，测试是否方便，测试码生成是否容易等问题。 ——这就是所谓的可测性设计 测试(1-3) CMOS 反相器 中的物 理缺陷 测试(2-3) 目前的 产品测 试方法 测试(3-3) ATE 可测性设计的重要概念 可测性 Testability = Controllable + Observable Controllable 可控性 指能够对电路中每个内部节点进行复位和置位的能力 Observable 可观性 指不论用直接还是间接的方式都能观察到电路中任一个内部节点状态的能力 可测性设计举例 可控性： 可测性设计的重要概念 故障覆盖率 F（Fault Coverage）= 检测到的故障数 / 2 × 内部节点数 F是随不同的假定故障而变化的 DFT(Design For Test) controllability observability 可测性设计的重要概念 可测性设计 DFT（Design for Testability) 有三类方法：a、Ad hoc 测试 b、BIST（Built in Self Test） c、基于扫描的方法 Ad hoc 测试：即专项测试，按功能基本要求设计电路，采取一些比较简单易行的措施，使他们的可测性得到提高 内建自测试 BIST：是指利用设备内部具有自检能力的硬件和软件来完成对设备检测的一种方法，这些硬件和软件是设备的一个组成部分，称为机内自测试设备。 SCAN扫描测试：Full Scan、 Boundary Scan 和 Partial Scan DFT常用方法比较 功能点测试 ? 需在每个测试点增加可控的输入和输出，I/O增加 扫描测试? ? 结构化的DFT技术，全扫描和部分扫描 内建自测试 ? 消除了对ATE的存储能力和频率的限制，更具发展潜力 BIST 内置式自测(BIST) 将一个激励电路和一个响应电路加在被测电路(CUT)中。激励电路会产生大量激励信号，并将其应用于CUT中